集成电路应用识图方法

赵志杰　编著

Jicheng Dianlu

Yingyong Shitu Fangfa

机械工业出版社
CHINA MACHINE PRESS

集成电路应用识图方法

赵志杰　编著

机 械 工 业 出 版 社

标准分享网 www.bzfxw.com 免费下载

本书简明系统地介绍了各类常用的集成电路，从各集成电路的基本功能、引脚特性、应用注意事项等多方面说明各集成电路的应用特性及典型应用。同时系统地给出了集成电路识图的方法，并以实用的例子，说明如何识读含有集成电路的电路图。在附录里介绍了常用的 TTL、CMOS 数字集成电路及模拟运算放大器国内外器件，以及在识图时可能遇到的文字符号缩写。

本书可供电子信息工程专业师生、电气、计算机科学技术等领域的技术人员以及无线电爱好者阅读参考。

图书在版编目（CIP）数据

集成电路应用识图方法/赵志杰编著. —北京：机械工业出版社，2003. 4

ISBN 7-111-11698-4

Ⅰ. 集…　Ⅱ. 赵…　Ⅲ. 集成电路—识图法　Ⅳ. TN4

中国版本图书馆 CIP 数据核字（2003）第 010651 号

机械工业出版社（北京市百万庄大街 22 号　邮政编码 100037）
责任编辑：贾玉兰　版式设计：霍永明　责任校对：李汝庚
封面设计：张　静　责任印制：付方敏
北京中加印刷有限公司印刷 · 新华书店北京发行所发行
2003 年 4 月第 1 版第 1 次印刷
787mm × 1092mm 1/16 · 18.25 印张 · 1 插页 · 459 千字
0 001—4 000 册
定价：29.00 元

凡购本书，如有缺页、倒页、脱页，由本社发行部调换
本社购书热线电话(010)68993821、88379646
封面无防伪标均为盗版

前　言

几十年来，集成电路技术发展十分迅速，不仅集成电路的集成度不断提高，而且集成电路所能完成的功能也日趋复杂，尤其是在应用方面，几乎渗透到了各行各业。因此深入了解各类集成电路的使用特性，系统地掌握含有集成电路的电路原理图的识图方法，对广大电子、电气方面的工程技术人员及无线电爱好者来说十分必要。

本书力求通俗易懂，深入浅出，从实用角度重点突出地介绍了各类常用集成电路的功能、引脚定义、使用特点、典型应用。通过手机、VCD播放机有关电路的分析、系统地介绍了含有集成电路的电路原理图的识图方法。在集成电路的识图方面强调以集成电路为核心，重点掌握核心的集成电路的功能及其使用特性，以此为突破口，再配合对外围有关电路的了解，辅助以逻辑框图的手段，深入分析整个电路的工作原理。分析时注重电路内在的关系。

本书共分九章。第一章介绍了集成电路的一般知识；第二章介绍常用模拟集成电路的基本功能及典型应用；第三章介绍常用数字集成电路的基本功能及典型应用；第四章介绍MCS-51系列单片机原理及应用；第五章介绍微处理器外围电路；第六章介绍专用芯片及典型应用电路；第七章介绍一般应用系统经常采用的抗干扰措施；第八章说明了集成电路识图的系统方法；第九章举例说明如何进行集成电路识图。

本书实例中部分外国公司的产品，为便于阅读，部分图形符号和文字符号未按我国标准作全书统一。

参加本书编写工作的还有杨龙高级工程师、张晓兰教授、赵清副教授、谭家玉副教授。

胡文教授作为主审通读了本书，并提出了很多建设性意见，在此深表谢意。

限于作者水平和经验的限制，书中错误在所难免，诚恳广大读者批评指正。

作　者

标准分享网 www.bzfxw.com 免费下载

目　录

前言

第一章　集成电路基础知识 …… 1

第一节　集成电路概述 …… 1

第二节　集成电路的种类及特点 …… 2

一、数字集成电路 …… 2

二、模拟集成电路 …… 5

第三节　集成电路图 …… 5

一、集成电路功能框图 …… 5

二、集成电路原理图 …… 6

三、集成电路电路板图 …… 7

四、集成电路图的画法 …… 7

第四节　集成电路图中常用符号 …… 8

一、图形符号 …… 8

二、文字符号 …… 12

第五节　国际国内集成电路命名方法 …… 13

一、国内集成电路命名方法 …… 13

二、国际集成电路命名方法 …… 16

第二章　常用模拟集成电路的基本功能及典型应用 …… 21

第一节　模拟多路开关 …… 21

一、功能 …… 21

二、器件举例 …… 21

三、其它器件 …… 22

第二节　运算放大器/比较器 …… 22

一、功能 …… 22

二、器件举例 …… 22

第三节　隔离放大器 …… 28

一、功能 …… 28

二、器件举例 …… 28

第四节　电源电路 …… 29

一、功能 …… 29

二、器件举例 …… 29

第五节　电源变换电路 …… 31

一、功能 …… 31

二、器件举例 …… 31

第六节　电压基准 …… 33

一、功能 …… 33

二、器件举例 …… 33

第七节　调制解调电路 …… 35

一、功能 …… 35

二、器件举例 …… 36

第八节　功率及缓冲驱动电路 …… 38

一、功能 …… 38

二、器件举例 …… 38

第九节　变换电路 …… 40

一、功能 …… 40

二、器件举例 …… 40

第十节　有源滤波器 …… 42

一、功能 …… 42

二、器件举例 …… 42

第十一节　视频电路 …… 44

一、功能 …… 44

二、器件举例 …… 44

第十二节　波形发生器 …… 47

一、功能 …… 47

二、器件举例 …… 47

第十三节　采样保持器 …… 50

一、功能 …… 50

二、器件举例 …… 51

第三章　常用数字集成电路的基本功能及典型应用 …… 53

第一节　基本门电路 …… 53

一、功能 …… 53

二、器件举例 …… 53

三、门电路的其它用途 …… 59

四、门电路工作条件和特性 …… 60

五、集电极开路的门电路 …… 60

六、三态输出门电路 …… 60

第二节　触发器和锁存器 …… 61

一、触发器的电路结构及动作特点 …… 61

二、触发器的逻辑功能 …… 64

三、触发器的应用举例 …… 65
第三节　寄存器 …… 68
一、功能 …… 68
二、器件举例 …… 68
第四节　计数器 …… 70
一、功能 …… 70
二、器件举例 …… 71
第五节　译码器和编码器 …… 72
一、功能 …… 72
二、器件举例 …… 72
第六节　数字多路开关 …… 77
一、功能 …… 77
二、器件举例 …… 77
第七节　单稳延时多谐振荡器 …… 80
一、功能 …… 80
二、器件举例 …… 80
第八节　比较器 …… 82
一、功能 …… 82
二、器件举例 …… 82
第九节　数字运算器 …… 83
一、功能 …… 83
二、器件举例 …… 83
第四章　MCS-51 系列单片机原理及应用 …… 86
第一节　MCS-51 系列单片机概述 …… 86
一、单片机概述 …… 86
二、MCS-51 单片机特性 …… 86
三、8051、8751 和 8031 的应用特性 …… 86
第二节　MCS-51 系列单片机结构 …… 87
一、存储器的组成方式 …… 87
二、特殊功能寄存器 …… 88
三、振荡器和时钟电路 …… 90
四、CPU 时序 …… 90
五、口操作 …… 91
六、定时器 …… 92
七、串行接口 …… 94
八、中断系统 …… 95
九、复位时内部寄存器状态 …… 98
十、MCS-51 系列单片机引脚说明 …… 98
第三节　MCS-51 系列单片机指令系统 …… 99
一、寻址方式 …… 99
二、指令系统分析 …… 102
第四节　MCS-51 系列单片机应用举例 …… 114
一、电流、电压的检测 …… 114
二、速度的检测 …… 116
三、控制算法 …… 117
第五章　微处理器外围电路 …… 120
第一节　可擦可编程只读存储器 …… 120
一、器件操作 …… 120
二、擦除特性 …… 121
三、2764 与 8031 的典型应用 …… 121
第二节　闪速存储器 …… 122
一、操作原理 …… 122
二、28F256A 与微处理器的应用 …… 124
第三节　微处理器监控电路 …… 124
一、概述 …… 124
二、工作原理 …… 126
三、X25043/45 与 51 系列微处理器接口 …… 130
第四节　并、串行接口器件 …… 131
一、8255A 可编程并行 I/O 扩展接口 …… 131
二、8251A 可编程串行接口 …… 138
第五节　模/数转换器 …… 144
一、ICL7135 BCD 码输出、双积分、4½位 A/D 转换器 …… 144
二、CAD7106/CAD7126 高性能、低功耗、LCD 显示、3½模/数转换器 …… 147
三、ADC0808/0809 带有 8 路多路开关的 A/D 转换器 …… 150
四、AD574 12 位 A/D 转换器 …… 153
五、A/D 转换器与单片机的接口 …… 156
第六节　数/模转换器 …… 157
一、DAC0832 普通型 D/A 转换器 …… 158
二、AD667 12 位 D/A 转换器 …… 158
三、AD7543 串行 D/A 转换器 …… 159
四、D/A 转换器与单片机的接口 …… 160
第六章　专用芯片及典型应用电路 …… 165
第一节　LCD 显示器模块 …… 165
一、带 T6963C 点阵图形式液晶显示控制器的 LCD 模块 …… 165

标准分享网 www.bzfxw.com 免费下载

二、模块与单片机的接口方法 …… 171
三、应用程序举例 …… 172
四、使用注意事项 …… 177
第二节 PSD 专用芯片 …… 178
一、PSD3××可编程外围芯片的结构原理 …… 178
二、16 位单片机与 PSD3××接口 …… 194
三、开发 PSD 芯片过程 …… 197
第三节 通信专用芯片 …… 199
一、串行总线介绍 …… 199
二、RS-232C 接口电平转换电路 …… 200
三、MAX202E/MAX232E RS-232 收发器 …… 200
四、MAX485 RS-485/RS-422 收发器 …… 202
五、应用实例 …… 203
第七章 应用系统抗干扰措施 …… 207
第一节 应用系统的主要干扰因素及抗干扰措施 …… 207
一、干扰源简介 …… 207
二、干扰的传输方式 …… 207
三、干扰抑制技术 …… 208
四、由输入端串入的干扰及其抑制技术 …… 208
五、由工频电源变压器串入的干扰及其抑制技术 …… 210
第二节 印制电路板制作过程抗干扰方案 …… 212
一、板内地线设计 …… 212
二、元件排列布置问题 …… 213
三、用好去耦电容 …… 213
四、降低噪声与电磁干扰的经验 …… 213
第三节 微机系统软件抗干扰措施 …… 214
一、数字滤波 …… 214
二、设立软件陷阱 …… 215
三、时间监视器 …… 216
四、输入/输出软件抗干扰措施 …… 216
五、指令复执技术 …… 217
六、程序卷回技术 …… 217
第八章 集成电路识图方法 …… 218
第一节 应用系统构成 …… 218
一、单元电路 …… 218
二、功能电路 …… 218
三、板块电路 …… 218
四、整个系统电路 …… 219
第二节 集成电路识图 …… 219
一、确定系统的分析 …… 219
二、不确定系统的分析 …… 225
第三节 简单的集成电路图识图举例 …… 226
一、双积分型数字电压表 …… 226
二、单片机应用系统 …… 231
第九章 实际应用系统识图举例 …… 236
第一节 数字移动电话 …… 236
一、GSM 系统构成及 GSM 手机基本知识 …… 236
二、V998 型摩托罗拉手机 …… 237
第二节 VCD 电路分析 …… 246
一、VCD 基本原理 …… 246
二、主要集成电路芯片介绍 …… 249
三、VCD 部分电路分析 …… 256
附录 …… 260
附录 A 常用 TTL 集成电路型号索引 …… 260
附录 B 常用 CMOS 集成电路型号索引 …… 268
附录 C 常用集成运算放大器型号索引 …… 270
附录 D 常用英文缩写英中对照 …… 273
附录 E 集成电路的几种常见的封装形式 …… 283
参考文献 …… 284

第一章　集成电路基础知识

第一节　集成电路概述

微电子技术已广泛应用于国民经济的许多领域。如船舶、机车、飞机、导弹、卫星等海陆空及空间设备中，广泛应用于计算机、电子仪器仪表、通信设备、自动测量装置等先进的电子设备中，也广泛应用于音响、电视、VCD、DVD、洗衣机、电冰箱、数字照相机等家用电器中。在推动社会进步，并在社会现代化方面起着越来越大的作用。尤其是随着集成电路的诞生，并迅速的发展，微电子技术的作用越来越得到人们的广泛重视。

集成电路是相对于分立元件电路而言，它是把多个元器件相互连接在一起，并且同时制造在一块半导体芯片上，组合成一个不可分割的整体。由于集成电路与采用分立元件（二极管、三极管等）构成的电路比起来，集成电路体积更小、重量更轻、功耗更低，更主要的是减少了电路连接的焊接点及极大地缩短了各部分连线（集成电路内部连线距离极短），使得采用集成电路的应用电路的可靠性、抗干扰能力更高，同时采用集成电路的电路价格也比较便宜。因此，可以认为，集成电路将我们带入了微电子时代。

自从20世纪60年代初，集成电路诞生以来，经过几十年的发展，在集成度、逻辑功能、复杂处理功能、制造工艺等诸多方面都得到了快速的发展。单从集成度方面来看，按消费电子制造协会提供的数据，世界著名的集成电路制造厂商美国英特尔公司所制造芯片的集成度几十年来发展情况见表1-1。

由表1-1中可见，一块集成电路芯片所含晶体管数目，每两年就可能翻一番。而这也仅从集成度方面来看，如果再考虑信号处理、运算速度的同时提高，则总体性能的提高几乎可以达到四倍。

表1-1　集成度统计表

年　份	英特尔芯片每片所含晶体管数目	年　份	英特尔芯片每片所含晶体管数目
1972	3500	1989	1200000
1974	6000	1993	3100000
1978	29000	1995	5500000
1982	134000	1997	7500000
1985	275000		

经过几十年的发展，集成电路经过几次更新换代，并且形成多种系列产品并存发展的局面。另外，从应用特性角度来看，也在向专业化方向发展。

集成电路发展非常快，仅以数字通用集成电路来说，自20世纪60年代初期DTL、TTL集成电路实用化大批量生产以来，尤其是TTL的74/55系列集成电路推动了以计算机为核心的数字化技术快速发展。20世纪70年代以美国RCA公司为首推出的低功耗CD4000A系列CMOS，又在经过4000B及其74HC系列更新换代后，其功耗、可靠性、电

标准分享网 www.bzfxw.com 免费下载

平及引脚的兼容性等方面都有了极大的提高。在器件的超高速方面，20 世纪 70 年代美国的 Motorola 公司首先推出了 ECL-10K 系列，推动了高速化数字系统及高速计算机的发展。随后美国仙童公司又推出了 ECL 的 F100K 系列，将每级门电路的传输延迟时间缩短到 0.75ns，速度比 10K 系列提高了一个数量级，超高速 ECL 系列在 20 世纪 80 年代得到了广泛的实际应用。

针对 TTL 系列集成电路改进方面，20 世纪 70 年代末美国的德克萨斯仪器公司和仙童公司分别推出了超高速的“先进超高速肖特基（Advanced Schottky）”TTL 的 74AS 系列、“先进低功耗肖特基（Advanced Low-power Schottky）”TTL 的 74ALS 系列。在这些系列的制造工艺上采取了新技术手段，减少了寄生电容，提高了频率特性，使得 TTL 集成电路的性能得到很大提高。

在 20 世纪 80 年代初，美国摩托罗拉公司和国家半导体公司采用高密度多晶硅栅半导体制造技术联合开发了高速 CMOS 的 74HC 系列，使得其推出的 74HC 系列集成电路既具有低功耗又具有比 CD4000 系列快速的良好性能。

仅从数字通用集成电路几个主要系列的发展可见，集成电路的发展十分迅速，仅用了不到 20 年的时间即完成了数字通用集成电路的主干系列的研发、产品推广应用。

集成电路品种极多，本书仅以常见、常用的一些集成电路为例，介绍其功能、引脚、使用时须注意的事项、典型应用，进而讲述如何对以集成电路为核心构成的应用电路进行分析、以系统读图的方法来读解各类电路的基本功能、工作原理等，以获取该应用电路的设计思路、实现手段、核心技术、各集成电路及元器件之间信号作用关系等。这样可以使我们进一步改进电路设计、进行电路维修、替换原来应用电路等方面提供基础信息。

第二节　集成电路的种类及特点

集成电路种类繁多，从不同的角度来看有不同的分类方法。从集成度角度，集成电路可以分成小规模集成电路（SSIC）、中规模集成电路（MSIC）、大规模集成电路（LSIC）和超大规模集成电路（VLSIC）。目前的超大规模集成电路，每块芯片上可以含有百万个元件，而芯片面积只有几十平方毫米。从导电类型角度，集成电路可以分成双极型（晶体管）、单极型（场效应晶体管）和两者兼容型。从处理信号功能角度，集成电路又可以分成模拟集成电路和数字集成电路和其它功能集成电路。本书的以后章节就是从功能角度，将集成电路按不同的使用功能，分别进行叙述。在以后章节集成电路芯片的介绍时，是以举例的方式进行说明的。从例子中的集成电路芯片的功能角度来看，可以完成该功能的器件有很多不同的型号，这些器件的结构及导电类型可以不同，但完成的功能是完全相同的。因此针对具体的应用系统在选用集成电路芯片时，可以有多种不同的选择。即相同功能的集成电路，由于其导电类型、生产厂家、结构类型的不同，性能指标可能有些差异，应该根据应用系统实际需求，选择合适的器件。

一、数字集成电路

数字集成电路是指处理、传输、变换在时间上和数值上是离散信号的一类集成电路。从电路的功能角度可将数字集成电路分成两大类。

（一）通用数字集成电路

通用数字集成电路是用量非常大，在不同的应用系统中作为其功能的一部分或作为一个独立的功能单元，而采用的数字集成电路。按功能上，大致有：基本逻辑门电路、触发器和锁存器、译码器、编码器、计数器、数字多路开关、寄存器、单稳态多谐振荡器、数字运算器、数字比较器等。至于微处理器及微处理器接口芯片等集成电路一般可单独作为独立的内容另外叙述。

对通用数字集成电路，全球各大集成电路生产厂家针对功能不同、性能指标不同、结构不同生产了很多不同的系列产品及型号供用户选择，通用数字集成电路市场需求量巨大，在此以导电类型的不同分别作些介绍。

1. TTL 型集成电路　TTL（Transistor-Transistor-Logic）集成电路即“晶体管—晶体管—逻辑集成电路”。此类电路是以晶体管作为开关元件，也称作双极型集成电路。TTL 集成电路品种较多，互换性较强。此类电路一般如前缀“74”是指民用品，如前缀“54”则指军用品，军用品的使用温度范围比民用品宽，其它指标在制造时也比民用品严格，因此一般军用品价格比民用品价格高几倍。

TTL 集成电路主要有以下几个系列。（以美国 TI 公司为例）。

（1）74LS 系列　该系列为低功耗肖特基 TTL 集成电路，为 TTL 集成电路中主要系列，品种和生产厂家都非常多，各厂家都大批量进行生产，因此价格较低。国内的 CT4000 系列与其对应。

（2）74S 系列　该系列为高速的 TTL 集成电路，但速度略低于 ECL 电路。该系列产品的功耗和价格低于 ECL 电路，但功耗比 74LS 系列大得多。品种也比 74LS 系列少得多。国内的 CT3000 系列与其对应。

（3）74AS 系列　该系列为先进超高速肖特基 TTL 集成电路，是在 74S 系列基础上发展起来的系列产品，该系列产品的速度和功耗都比 74S 系列有所改进，其典型传输时间为 1.5ns、功耗为 8mW。但其速度还是略低于 ECL 系列。

（4）74LAS 系列　该系列为先进低功耗肖特基 TTL 集成电路，是在 74LS 系列基础上发展起来的系列产品，该系列产品的速度和功耗比 74LS 系列有所改进，典型传输时间为 4ns，功耗的典型值为 1mW。价格方面缺乏优势。

书后附录 A 给出了有关 74/54 系列产品的顺序号及对应逻辑功能。TTL 集成电路标准工作电压是 +5V，74LS、74S 系列工作电压范围为 5（1±5%）V，74ALS、74AS 系列工作电压范围为 5（1±10%）V。

2. CMOS 型集成电路　CMOS（Complementary-Symmetry Metal Oxide Semiconductor）集成电路即互补对称金属氧化物半导体集成电路。此类集成电路是以 MOS-FET 作为开关元件，也称作单极型集成电路、CMOS 集成电路具有功耗低、工作电源电压范围宽、抗干扰能力强、输入阻抗高、扇出能力强、成本低等特点。主要有以下几个系列。

（1）4000B 系列　该系列是 CMOS 集成电路国际上流行的通用标准系列。美国 RCA 公司的 4000B 系列和美国 Motorola 公司的 4500B 系列及我国的 CC4000B 系列同属于此系列。该系列品种较多、价格较便宜。书后附录 B 给出了有关 4000B/4500B 系列产品的型号及其逻辑功能说明。

（2）74HC 系列　该系列也称作 HCMOS 集成电路，它既具有 CMOS 集成电路的低功耗性，又具有 74LS-TTL 集成电路的高速性。它在设计时避免了过去的 4000B 系列 CMOS 集

标准分享网 www.bzfxw.com 免费下载

成电路等存在的易阻塞性等缺点，其它性能也有一定的改进。最初是由美国 National 公司和美国 Motorola 公司推出，其它集成电路厂家也相继生产出相应产品，因此品种比较丰富。另外，该类集成电路产品引脚与 TTL 类集成电路引脚兼容。

3. ECL 型集成电路　集成电路是以双极型晶体管为开关元件，但它不像 TTL 型集成电路中的晶体管工作在饱和开关状态，而是工作在非饱和开关状态，采用发射极耦合形式，因此称为“发射极耦合逻辑”即为 ECL（Emitter-Coupled-Logic）。因为这类集成电路的晶体管工作在非饱和区，因此其开关速度非常快，但其功耗也很大。

（1）ECL 10K 系列　该系列是由美国 Motorola 公司首先推出，是 ECL 中的主要系列，也称作 10000 系列。该系列集成电路比 74S-TTL 系列的速度快，功耗也较大，在高速计算机中应用较多。

（2）ECL 100K 系列　该系列是由美国 FSC 公司首先推出，也称做 100000 系列。速度比 ECL 10K 系列高出一个数量级。但该类集成电路品种较少、应用不多。

另外，还有像高阈值 HTL 集成电路等在此就不详细说明了。

表 1-2 给出了各种不同系列数字集成电路适用的频率范围，供选择器件时参考。

表 1-2　各系列集成电路适用频率范围

系列名称	适用工作频率范围	系列名称	适用工作频率范围
CMOS	100kHz 以下	STTL	80MHz 以下
LS-TTL HCMOS	30MHz 以下	AS-TTL	100MHz 以下
ALS-TTL	50MHz 以下	ECL	100MHz～1000MHz

在应用数字集成电路设计应用电路时，还应注意，不同型号、类型的数字集成电路的使用温度范围。因为集成电路的基础材料半导体，大致的极限范围是－100～＋200℃。在半导体集成电路中，CMOS 集成电路的实用温度范围一般都比较宽，大致在－40℃～＋85℃温度范围内都可以正常工作；TTL 集成电路的实用温度范围一般比较窄，通用型在 0～70℃范围内工作。以上的温度范围，在设计电路时，不能长时期工作在其温度界限，否则对集成电路的使用寿命和电路的可靠性不利。

同时，在应用数字电路进行电路设计时，也应注意各种不同的数字集成电路的扇出能力。所谓扇出能力是指数字集成电路可以驱动同类型器件输入端数目的多少，是评价其输出驱动能力的指标。通过驱动器可以使电路的驱动能力大大增加。

（二）专用数字集成电路

专用数字集成电路是指一类，除通用数字集成电路和微处理器及其接口器件以外，专门为某些特定的用途及特殊的功能而设计生产的大规模集成数字电路。如电子琴专用数字集成电路、美国 SGS 公司的 M208，就是采用 N 沟道 MOS 工艺制成的专用电子琴用数字集成电路，该集成电路只需外加晶体振荡器，就可以产生标准的音频频率输出，该器件是功能非常丰富的电子琴专用集成电路。此类电路从满足不同的设计需求角度，有很多不同的实用产品，这些器件一般在构成电路时都是以它为核心组成应用系统，或以该器件自己一个芯片自成一个子系统独立工作。由于各个器件在功能上千差万别，没有什么统一的系列或规律可循。只能根据具体的集成电路及在具体的电路中的出现，具体问题具体分析。

二、模拟集成电路

模拟集成电路是指处理、传输、变换在时间上和数值上都是连续信号的一类集成电路。模拟集成电路是20世纪60年代中期发展起来的一类新型电路。随着集成电路工艺水平和电路设计技术的不断提高，模拟集成电路的新产品不断增多，实现的功能范围迅速扩大。目前已广泛用于通信、广播、测量、计算机及自动控制等电子技术领域。

模拟集成电路虽然也有很多不同的种类，完成不同的功能，但总体上没有达到数字集成电路那样的规模和系列。同时在通用性和可替换性方面也略差于数字集成电路。模拟集成电路更倾向于向专用化方向发展。

按照使用功能可将模拟集成电路分成：集成运算放大器、集成比较器、集成功率放大器、集成稳压电源、集成模拟多路开关、集成隔离放大器、集成电源及电源变换电路、集成调制解调电路、集成有源滤波器、集成波形信号产生电路、集成采样保持器等。其中从应用角度，用量最大、应用最广的当属集成运算放大器。各大半导体器件厂家都有自己相应的系列型号供用户选择。模拟集成电路在选用时，不仅要注意选择器件的功能、管脚，同时也要十分注意其各有关器件参数指标。可以完成相同功能的两个型号器件，在某些性能参数指标方面可能相差很大。以集成运算放大器来看，集成运算放大器从产品性能指标方面可以分成以下很多不同的类型，对于性能指标重点的倾向不同，可以选择不同类型的集成运算放大器。但不管如何分类，各种类型的集成运算放大器完成的基本功能是相同的。

- 集成运算放大器
  - 通用型集成运算放大器
  - 专用型集成运算放大器
    - 低功耗及微功耗集成运算放大器
    - 高输入阻抗集成运算放大器
    - 宽带集成运算放大器
    - 高速集成运算放大器
    - 高精度集成运算放大器
    - 高压集成运算放大器
    - 功率集成运算放大器
    - 程控集成运算放大器
    - 电流型集成运算放大器
    - 跨导型集成运算放大器

附表C给出了常用的集成运算放大器国外国内型号对照及相应说明。

第三节　集成电路图

由集成电路及其相应元器件构成的完成某一电气功能的电路图称为集成电路图。集成电路图可以有多种描述形式，不同的描述形式是从不同的角度对集成电路的描述，各种描述形式之间具有一定的内在关系。其中以集成电路功能框图、集成电路原理图、集成电路电路板图采用较多。

一、集成电路功能框图

集成电路功能框图是描述整个集成电路应用系统或某一功能部分的基本构成的图。该图中各组成部分及基本环节是用方框的形式表示，方框内一般采用文字或符号的形式加以说明，说明该方框可以完成的基本功能。各部分及各环节的方框用带有方向箭头的连线连接起

标准分享网 www.bzfxw.com 免费下载

来，以表示信号传输及作用关系。

集成电路功能框图可以大致说明应用系统的工作情况、信号流程、基本工作原理。简单的应用系统用一个框图即可说明整个系统的情况，复杂些的应用系统可能需要几个框图才能描述清楚系统的工作，其中有一个系统总的框图，其它再有几个简单的子系统的框图，各子系统按信号的不同作用关系结合在一起构成整个系统，一般总的框图比较笼统，子系统的框图比较详细。图 1-1 为 VCD 播放机总的构成逻辑框图。

图 1-1 中，CD 部分及 VCD 解码部分都可以认为是整个 VCD 机的一个子系统，都有自己独立的逻辑框图，可对各部分的构成及信号作用关系做进一步详细的描述。



图 1-1　VCD 播放机逻辑框图

二、集成电路原理图

集成电路原理图是一种将集成电路及有关元器件按照接线连接顺序组合在一起，每个集成电路应标注清楚其型号系列，电阻电容等其它元器件应标注清楚其规格及参数，通过该连接图可以大致了解该电路的工作原理。

集成电路原理图比框图能更多地、更详细地说明应用系统的工作情况、信号之间如何相互作用及电路的基本工作原理。简单的应用系统用一个集成电路原理图就可以将整个应用系统的全部电路连接情况反映清楚，复杂些的应用系统可能需要几个原理图才能比较清楚地反映出应用系统的全部情况。此时几个原理图一般可能与各部分对应的框图配合，一个子系统框图对应一个原理图；或者按照功能将整个应用系统分成几个主要部分，每一部分单独用一个集成电路原理图来描述。

集成电路原理图是设计制作电子应用系统最基础的图样资料，通过该图读者可以比较全面、准确地了解电路中信号如何变换、处理、传输等工作过程。为了达到以上目的，要求读者必须对集成电路原理图中的各集成电路的基本功能、引脚特性、主要应用特性、应用主要注意事项等方面有较详尽的了解，这是读解该类图样的基础，没有此基础不可能理解电路如何工作。图 1-2 是一个 8031 单片机的程序存储器扩展电路原理图。图中 8031 是美国 Intel 公司生产的 MCS-51 系列单片微机中的 1 个型号，那么在读图前如果对该集成电路芯片不了解就很难说清楚电路的工作。通过学习 8031 的原理后，我们知道 8031 的 P2 端口的P2.6～P2.0 可以输出高 7 位地址信息；8031 的 P0 口是一个 8 位数据总线和低 8 位地址总线的复用端口，这就需要在 8031 外部接 1 个 74LS373 锁存器来锁存低 8 位地址信息，这样构造出来 15 位地址信息连接到 EPROM 27256 程序存储器的地址端 A14～A0，另外何时锁存低 8 位地址的信息是由 8031 单片机的 ALE 管脚信号来控制 74LS373。这样 8031 在给出 15 位地址信息后，在$\overline{PSEN}$信号有效时，就可以将 EPROM27256 中的程序通过 8031 的 P0 中读入 8031。由此可见，要想全面准确地理解各种集成电路原理图，就要求读者应尽量多地掌握一些常见的集成电路基本资料，这样才能快速、准确地识读其电路原理。在本书第四章，将详

细介绍 MCS-51 系列单片机的原理及应用。

三、集成电路电路板图

集成电路的电路板图也就是印制电路板图，是一张通过板上的连线将各集成电路及相应元器件连接到一起的图，该图比较实际地反映了各器件在电路板上实际安装位置及相互之间信号实际的作用关系。其集成电路部分一般是按其封装形式，给出一系列标准的焊盘，电路板上的连线是采用铜箔条进行实际的布线，其连线是实际真实的连线。



图 1-2　Intel 公司 8031 单片机程序存储器扩展电路原理图

由集成电路原理图可以非常方便地分析其电路的工作原理，但由原理图看不到各元器件在电路中的位置，及实际连线情况。印制电路板图就能够非常方便地标识出各元器件的准确位置，这对安装及维修人员来说是非常重要的。有了它，安装及维修人员可以快速地将安装元件器插入、焊实及将损坏的元器件找到并换掉。

由此可见，集成电路功能框图、集成电路原理图及集成电路电路板图各自都有自己不同的特点，各种电路图都对理解电路的工作原理起到非常重要的作用，都从不同角度加深读者对电路的了解，而且各电路图一般在对电路的描述方面是互补的。框图是从总体上信号的流程方面描述系统，原理图是从具体的电路构成及器件的具体连接关系方面描述系统、电路板图是从具体电路中各元器件在电路板的实际位置及器件之间如何连线方面描述系统。往往采用一种电路图对实际系统进行描述时总是显得对实际系统的分析及说明得不够全面，几种图形交互使用后，可以使得读者对电路的理解更透彻。

四、集成电路图的画法

集成电路图画法经历了由手工描绘到计算机辅助设计的新技术革命，给集成电路图的绘制带来了极大的方便。

早在 20 世纪 60～70 年代，人们就开始逐步用计算机来设计电路，在电子的设计中诞生了计算机辅助设计（Computor Aided Design），即电子电路的 CAD 概念。

初期的电子 CAD 系统功能比较简单，自动化、智能化程度都很低。随后，经过几十年的发展，功能大幅度上升。除了纯粹的图形绘制功能外，还把电路的功能设计和结构设计通过电气连接网络表结合在一起，实现了功能设计，设计时不但可设计集成电路原理图，还可以进行逻辑模拟、电路分析、自动布线绘制集成电路板图，甚至还可以进行物理特性的分析。

标准分享网 www.bzfxw.com 免费下载

最近几年，随着CAD技术的日渐成熟，同时随着计算机性能的提高，尤其是计算机存储容量的增大，计算机运算速度的提高，以及完善的操作系统的支持。诞生了电子设计自动化的概念即EDA（Electronic Design Automation），实现了整个设计过程的设计自动化。

EDA设计软件的供应商都在不断地完善自己的功能，竞争十分激烈，但就目前在国内推广应用最好的应属美国Protel公司的Protel for Windows软件。该软件是世界上第一个运行于视窗界面的Windows平台上的EDA软件。Protel公司推出的Protel电气原理图设计软件（Advanced Schematic）和印制电路板电路设计软件（Advanced PCB）都是Windows上的标准应用程序，只要熟悉Windows，安装Protel软件就基本可以直接采用Protel绘图。因为Protel的文件调入、存储、打印等操作就是Windows的标准操作，其它的大部分功能如编辑、选择、移动、剪切、粘帖、视窗跟随等与其它的应用程序大同小异。

采用Protel软件设计电路图时，设计方案中的每个文件，如印制电路板（PCB）、电路原理图、Word、Excel，都储存在一个设计数据库中。使用直观的设计管理器，可以方便地创建、编辑、组织和浏览以上的设计文件，而在这些过程中都不需要离开Protel的运行环境，使设计过程显得非常轻松。

利用Protel软件设计电路图时，一般需首先编辑一个文件，然后就可以到相应的数据库中查出相应的元器件，确定出所需要的元器件后，还要注意一下各器件之间是否留有一定的空间以备画连线时走线，另外也要注意电源线及地线是否足够粗，布线的线间电容是否足够小。Protel的电路原理图中的符号库及印制电路板（PCB）中的封装库都储存在综合的数据库中。原理图符号库是在\ProgramFiles\Design Explorer99\Library\Sch文件夹中。印制电路板（PCB）封装库是在\ProgramFiles\Design Explorer99\Library\Pcb文件夹中。在设计原理图及PCB图时，是通过添加元件库到当前库列表的方法将所需要的图形符号及封装确定下来，再进一步连线。另外，应用Protel99可以实现电路原理图和印制电路板图同步设计。

可见，采用诸如Protel等软件，来设计集成电路的集成电路原理图及集成电路印制电路板图将十分快捷、方便、灵活、可靠。

第四节　集成电路图中常用符号

集成电路图是由很多元器件采用不同的图形符号及文字符号通过一定的组合形式连接在一起的。对图形符号和文字符号掌握的多少及熟悉程度将直接影响对集成电路图的识读深度及速度。

一、图形符号

集成电路在提高国民经济发展水平上起着重要的作用，在各行各业中应用非常普及，发展也十分迅速，在相应的与集成电路有关的图形符号方面也是一直处在发展状态中。集成电路的图形符号是以图形的形式对集成电路各方面的信息尽量详细、准确地描述。

在图形符号方面，由于我们可能接触到，以前的旧图样及资料、国外的一些公司提供的图样资料，以及目前我们正在采用的按新的国家标准绘制的图样资料。这些不同时期，不同来源的图样资料，实现同一功能的集成电路的基本符号可能是完全不同的，这也会给我们的识图过程带来一定的难度，就以数字集成电路的基本门电路来看，图1-3给出不同时期的逻

辑运算符号，第（1）行为按现在国家标准给出的图形符号；第（2）行为过去一直沿用的旧的图形符号；第（3）行为部分国外资料中常用的图形符号。

由图可见，从识图角度，我们就应该对各种图形符号都要认识，这样才能读懂不同时期、不同来源的图样。在绘制电路图时，一定要以我们国家新颁布的国家标准来制图。

在电气图形符号的国际通用性方面，国际电工委员会（IEC）发布了一系列标准，如IEC617标准IEC1082、IEC848、IEC1175、IEC750等，在二进制逻辑单元、模拟元件等方面不断修订、制定新的标准以适应技术的发展。

我们国内为了与国际接轨，在电气图样元件描述及画法等各方面与国际电工委员会所订标准力求一致，也先后制订、修改了一系列国家标准。其中最新由国家质量监督检验检疫总局审批发布的与电路图样有关的标准有：



图 1-3　不同时期的门电路图形符号

a）与门　b）或门　c）非门　d）与非门

e）或非门　f）与或非门　g）异或门　h）同或门

GB4728.1—1985　电气图用图形符号　总则

GB4728.2—1998　电气简图用图形符号　第2部分：符号要素、限定符号和其它常用符号

GB4728.3—1998　电气简图用图形符号　第3部分：导线和连接器件

GB4728.4—1999　电气图用图形符号　第4部分：基本无源元件

GB4728.5—2000　电气简图用图形符号　第5部分：半导体管和电子管

GB6988.6—2000　第6部分：电能的发生和转换

GB4728.7—2000　电气简图用图形符号　第7部分：开关、控制和保护器件

GB4728.8—2000　电气简图用图形符号　第8部分：测量仪表、灯和信号器件

GB4728.9—1999　电气简图用图形符号　第9部分：电信：交换和外围设备

GB4728.10—1999　电气简图用图形符号　第10部分：电信：传输

GB4728.11—2000　电气简图用图形符号　第11部分：建筑安装平面布置图

GB4728.12—1996　电气简图用图形符号　第12部分：二进制逻辑元件

GB4728.13—1996　电气简图用图形符号　第13部分：模拟元件

GB5489—1985　印制板制图

GB6988.1—1997　电气技术用文件的编制　第1部分：一般要求

标准分享网 www.bzfxw.com 免费下载

GB6988.2—1997　电气技术用文件的编制　第 2 部分：功能性简图

GB6988.3—1997　电气技术用文件的编制　第 3 部分：接线图和接线表

GB6988.4—2002　电气技术用文件的编制　第 4 部分：位置文件与安装文件

GB6988.6—1993　控制系统功能表的绘制

GB7356—1987　电气系统说明书用简图的编制

这些标准主要是参照国际电工委员会相应的国际标准而制订的。国家已要求在国内的所有电气技术文件和图样中必须采用以上国家标准，经过这十年多的推广已取得了显著的效果。它对推动全国电工、电子等相关行业采用标准图形符号绘图奠定了坚实的基础。

国际电工委员会制定的相应国际标准和我国的相关标准是国内外电气技术交流时通用的工程技术语言，也是我们识图时必须要掌握的基本符号，这样才能结合我们掌握的有关集成电路及其有关的知识，更深入地了解电路的工作原理及运行机制。

有关电路图形符号的国家标准内容很多，涉及的面也十分广泛。在此介绍一下其中的 GB4728.12—1996《电气简图用图形符号　第 12 部分：二进制逻辑元件》所规定的一些常用图形符号。该标准与国际电工委员会所发布的 IEC617-12（1991）标准一致。以下分几个问题进行说明。

（一）二进制逻辑单元图形符号结构

二进制逻辑单元图形符号由一个框或几个框的组合和一个或多个限定符号所组成。

其中框共有三种结构如图 1-4 所示。

1. 元件框　它是基本框，如图 1-4 所示。公共控制框及公共输出元件框都是在此基础上扩展出来的。



图 1-4　三种框符号

2. 公共控制框　当电路有一根或多根输入（输出）是电路一个以上元件所共有时，则该电路的图形符号可使用公共控制框来表示。当公共控制框的输入（输出）没有关联标注的标记时，则该输入（输出）为所有元件所共有的输入（输出）；当公共控制框的输入（输出）有关联标注的标记时，则该输入（输出）为单元阵列中具有关联标注标记的输入（输出）所共有。图 1-5 为公共控制框的图解说明。



图 1-5　公共控制框的说明

3. 公共输出元件框　当某单元具有一个以上输出，只有在这些输出具有相同的内部逻辑状态时，才能采用公共输出元件框进行表示。

以上三种框可以互为相邻或者采用镶嵌结构。在有相邻元件或镶嵌元件的符号中，如果元件框之间的公共线是沿着信息流的方向，就表明这些单元之间无逻辑连接；如果元件框之间的公共线是垂直于信息流方向，则表明单元之间至少有一种逻辑连接。元件之间的逻辑连接不管多少，都可以在公共线的一侧或两侧标注定性符号来注明。如果只标定性符号会引起逻辑连接数目混乱时，还可以使用内部连接符号进一步说明。

（二）二进制逻辑元件图形符号中的总限定符号

二进制逻辑单元图形符号中的总限定符号是用来描述该单元所能完成的基本功能的图形特征符号，表 1-3 给出了常见的一些二进制组合逻辑单元的限定符号。其它二进制逻辑单元图形符号可查阅有关标准。

（三）二进制逻辑单元图形符号中输入输出符号

二进制逻辑单元图形符号中的输入输出符号是用来说明逻辑单元的各输入输出脚的各种性能、对外部要求一些信息的符号。表 1-4 给出了部分输入输出符号。

表 1-3　总限定符号

符　号	名　　称	说　　明
&	与元件	当所有输入均为“1”状态时，输出才为“1”状态
≥1	或元件	输入呈现“1”状态的个数大于等于 1 时，输出才为“1”状态
=1	异或元件	只有一个输入为“1”状态时，输出才为“1”状态
1	缓冲元件（缓冲器）	只有输入为“1”状态时，输出才为“1”状态，输出无专门放大
=	逻辑恒等元件	只有所有输入呈现相同的状态时，输出才呈现“1”状态
≥m	逻辑门槛元件	输入呈现“1”状态的数目等于或大于 m 表示的数值时，输出才为“1”状态
=m	等于 m 元件	输入呈现“1”状态的数目等于 m 表示的数值时，输出才为“1”状态
>n/2	多数元件	只有多数输入为“1”状态时，输出才为“1”状态
2k	偶数（校验）元件	只有输入呈现“1”状态的数目为偶数（0、2、4 等）时，输出才为“1”状态
2k+1	奇数(校验)元件、广义的异或元件	只有输入呈现“1”状态的数目为奇数（1、3、5 等）时，输出才为“1”状态
▷	驱动器	驱动器符号，强调放大功能
&▷	与门	具有缓冲、驱动能力
⎍	斯密特触发器	具有磁滞特性的单元
&⎍	与门	具有斯密特触发器
MOS/TTL	电平变换器	MOS 电平（输入）变为 TTL 电平（输出）
TTL/MOS	电平变换器	TTL 电平变为 MOS 电平
MOS/LED	电平变换器	MOS 电平变为发光二极管电平
TTL/HTL	电平变换器	TTL 电平变为 HTL 电平
RTX	总线	4RTX 为 4 总线
[MOS-LED]	电平变换器附加信息	和 MOS/LED 相当

表 1-4　输入输出符号

符号	名　　称	说　　明
	逻辑非	示在输入端
	逻辑非	示在输出端
	具有逻辑非的内部连接	示在内部，画图时连接线可穿过小圆
 	逻辑极性指示符	可出现在输入或输出端 信息流从左到右 信息流从右到左 } 表示反相之意 内部逻辑“1”状态与线上的 L 电平相对应
	开路输出（L 型）	当不处在它的外部高阻抗条件时，这类输出产生一个相对低阻抗的 L 电平 注：工作时需外接电阻

标准分享网 www.bzfxw.com 免费下载

（续）

符号	名　称	说　明
▽	开路输出（H型）	当不处在它的外部高阻抗条件时，这类输出产生一个相对低阻抗的H电平 注：需外接电阻
▽	3态输出	表示能呈现第三种没有逻辑意义的高阻抗条件的外部状态，如使能EN为“0”时呈现的状态
E	扩展输入或输出	可出现在输入或输出端，分别表示可扩展输入或输出端
	输入侧的线组合	本符号表示实现一个逻辑输入需要2根或2根以上的引线，其逻辑电平不同于其它输入和输出端上的逻辑电平
（ ）	附加信息	未标准化的附加信息可标在方括弧内靠近相应输入、输出或总限定符号处 如〔ODD〕表示奇数
	信息流方向	表示信息流从左到右
	信息流方向	表示信息流从右向左
	信号传送方向	表示信号可双向传送

（四）二进制逻辑单元图形符号的关联标注

为了使二进制逻辑单元的图形符号能更紧凑及更贴切地表达逻辑单元内部的连接关系，可以采用关联标注的方法进行描述。关联标注的方法不需要具体画出所有单元及所包括的内部连接，就能表明输入之间、输出之间、输入和输出之间的关系。由关联标记所提供的信息补充单元定性符号所表达的信息。

关联标注法是引入到符号语言中的一种概念，有一些需要共同遵守的定义，详细了解可查找标准来深入学习。

采用新的图形符号绘制的电路图，在电路图中含有的信息比旧的图形符号绘制的电路图多。新符号用于数字电路的制图，在图中将含有器件的真值表等信息，在信息的读取上比较直观。但不管是新的图形符号，还是旧的图形符号，都是具体电路的一种描述形式，而集成电路的工作原理、电气特性、使用的注意事项以及如何应用是掌握集成电路的核心，在掌握了集成电路的这些知识后，再结合采用新的电路图形符号标准，会进一步提高识图能力。

二、文字符号

在集成电路图中，除非常直观、形象的图形符号外，文字符号也是集成电路图中非常重要的一种符号语言。掌握好各种文字符号可以使我们能更深入、快速地理解电路。

文字符号有国标电工委员会相应标准中涉及到的有关文字符号；有国家标准中电气简图用图形符号及电气技术用文件的编制（电气制图）等相应标准中涉及到的相关文字符号；也有在框图内部使用英文缩写词进行功能描述的文字符号以及在集成电路的引脚上采用英文字母或缩写词进行标注。这些文字符号涉及的标准很多、涉及的领域很杂，要想很好地掌握这些文字符号，一方面要求我们要深入地学习各项标准，也要求我们对各半导体器件厂商的缩略词尽量多地了解，另一方面通过多读图是非常好的学习手段，这样掌握得更扎实。

在对文字符号的学习时，也要注意灵活掌握。有时，同一个文字符号，在不同的应用领

域，或不同的应用系统中，表示不同的意义；同一意义的具体内容或同一功能的集成电路不同厂家的产品在管脚文字符号定义上，可能文字符号完全不一样。这样在识读文字符号时，一定要具体问题具体说明，应注意文字符号的实际意义不是一成不变的。

附表D给出了一些常用的英文缩写符号及对应的英文和对应的中文解释，供读图时参考。

第五节　国际国内集成电路命名方法

一、国内集成电路命名方法

我们国内生产的半导体集成电路在命名方面，国家先后发布并修改的标准有ST611—1977《半导体集成电路系列品种》GB3430—1982《半导体集成电路型号命名方法》、GB3430—1989《半导体集成电路型号命名方法》（这是最新标准）。另外各集成电路生产厂商也有自己的型号命名方法。

考虑到有些旧的产品还要继续延用旧的国标和部标；在引用或查找过去发表或设计的资料时，也会遇到旧的器件型号，这就要求我们对不同时期的集成电路型号的命名方法都要有一定的了解和掌握，因此在此对新、旧标准同时介绍，并进行比较，这样可以提高识图能力。

1. 部标SJ611—1977　《半导体集成电路系列品种》简介

此标准是我国在1977年发布标准，该标准对集成电路型号的命名由四部分组成，各部分的符号及意义见表1-5。

表1-5　部标SJ611—1977《半导体集成电路系列品种》集成电路型号组成、符号及意义

第一部分		第二部分	第三部分	第四部分	
电路的类型，用汉语拼音字母表示		电路的系列及品种序号，用三位阿拉伯数字表示	电路的规格号，用汉语拼音字母表示	电路的封装，用汉语拼音字母表示	
符号	意　义	参见“半导体集成电路系列品种代号表”		符号	意　义
T	TTL			A	陶瓷扁平
H	HTL			B	塑料扁平
E	ECL			C	陶瓷双列
I	IIL			D	塑料双列
P	PMOS			E	金属圆壳
N	NMOS			F	F　型
C	CMOS				
F	线性放大器				
W	集成稳压器				
J	接口电路				
⋮	⋮				

例：低功耗运算放大器



标准分享网 www.bzfxw.com 免费下载

2．GB3430—1982 《半导体集成电路型号命名方法》简介

此标准是我国在 1982 年发布的，该标准对集成电路型号的命名由五部分组成，各部分的符号及意义见表 1-6。

表 1-6 GB3430—1982《半导体集成电路符号命名方法》集成电路型号组成、符号及意义

第 0 部分		第一部分		第二部分	第三部分		第四部分	
用字母表示国标		用字母表示电路类别		用数字表示电路系列和代号（一般由四位数表示）	用字母表示电路温度范围		用字母表示电路的封装形式	
字母	意 义	字母	意 义		字母	意 义	字母	意 义
C	中国制造	B	非线性电路		C	0～70℃	B	塑料扁平
		C	CMOS		E	－40～85℃	D	陶瓷直插
		D	音响电视电路		R	－55～85℃	F	全密封扁平
		E	ECL		M	－55～125℃	J	黑陶瓷直插
		F	线性放大器				K	金属菱形
		H	HTL				T	金属圆形
		J	接口器件					
		M	存储器					
		T	TTL					
		W	稳压器					
		μ	微型计算机					

例： C T 2000 E D

- D：陶瓷双列直插封装
- E：温度范围－40～85℃
- 2000：高速系列 2输入四与非门
- T：TTL电路
- C：符合国家标准

例： C C 4001 M D

- D：陶瓷双列直插封装
- M：温度范围－55～125℃
- 4001：2输入四或非门
- C：CMOS集成电路
- C：符合国家标准

3．GB3430—1989 《半导体集成电路型号命名方法》简介

此标准是在我国 1982 年发布的《半导体集成电路型号命名方法》标准基础上进行修订后于 1989 年发布的新标准，该标准与 GB3430—1982 在器件型号组成上，有非常多的相同之处，同时也存在着很大的差异。GB3430—1989 标准在集成电路型号的命名也由五部分组成，各部分的符号及意义见表 1-7。

表 1-7　国标 GB3430—1989《半导体集成电路型号命名方法》集成电路型号组成、符号及意义

第 0 部分		第一部分		第二部分	第三部分		第四部分	
用字母表示器件符合国家标准		用字母表示器件的类型		用阿拉伯数字和字符表示器件的系列和品种代号	用字母表示器件的工作温度范围		用字母表示器件的封装	
字母	意　义	字母	意　义		字母	意　义	字母	意　义
C	符合国家标准	T	TTL 电路		C	0～7℃	F	多层陶瓷扁平
		H	HTL 电路		G	－25～70℃	B	塑料扁平
		E	ECL 电路		L	－25～85℃	H	黑瓷扁平
		C	CMOS 电路		E	－40～85℃	D	多层陶瓷双列直插
		M	存储器		R	－55～85℃	J	黑瓷双列直插
		μ	微型机电路		M	－55～125℃	P	塑料双列直插
		F	线性放大器				S	塑料单列直插
		W	稳压器				K	金属菱形
		B	非线性电路				T	金属圆形
		J	接口电路				C	陶瓷芯片载体
		AD	A/D 转换器				E	塑料芯片载体
		DA	D/A 转换器				G	网格阵列
		D	音响、电视电路					
		SC	通信专用电路					
		SS	敏感电路					
		SW	钟表电路					

例：



例：



由前面表 1-6 及表 1-7 对比可见：

GB3430—1982 与 GB3430—1989 的第 0 部分完全相同，都是 C 表示由中国制造符合中国国家标准。

而第一部分 GB3430—1982 只规定了 11 种器件，而 GB3430—1989 规定了 16 种器件，比以前的标准新增设 5 种器件。

第二部分：在 GB3430—1982 标准中用阿拉伯数字表示器件的系列和品种代号。而在 GB3430—1989 标准中，是用阿拉伯数字和字符表示器件的系列和品种代号。

标准分享网 www.bzfxw.com 免费下载

第三部分，GB3430—1982 标准规定用 4 个字母符号表示 4 个温度范围，GB3430—1989 标准规定用 6 个字母符号表示 6 个温度范围，比前标准多定义 2 个温度范围。

第四部分，从封装形式上 GB3430—1982 标准定义了 8 种封装形式，GB3430—1989 标准定义 12 种封装形式。

由前面的比较可见，新的标准比旧的标准定义得更具体、更规范。新标准发布后，即全部取代旧标准。

二、国际集成电路命名方法

国际集成电路的厂商很多，不同的厂商，自己都有自己的一系列命名方法，在此列举几个集成电路厂商的命名方法，供参考。

1. 美国无线电（RCA）公司集成电路命名方法

美国无线电（RCA）公司集成电路的命名由四部分组成，各组成部分的符号及意义见表 1-8。

表 1-8　美国无线电公司集成电路型号中各部分的符号及意义

第一部分		第二部分	第三部分		第四部分	
用字母表示电路类型		用数字表示电路型号数	用字母表示电路互换性		用字母表示封装形式	
字母	意　义		字母	意　义	字母	意　义
CA	线性		A	改进型，可与原型互换	D	陶瓷双列直插
CD	数字				E	塑料双列直插
CDP	微处理器		B	改进型，可与原型、A型互换	EM	改进型双列直插塑料（带散热器）
MWS	MOS				F	陶瓷双列直插
			C	可与A、B型和原型互换	H	片　状
					K	陶瓷扁平
					Q	四列引线塑料
					T	TO-5
					G	塑料封装密封片
					L	梁式引线
					S	双列直插外引线 TO-5 封装
					VI	成型引线 TO-5 封装

例：



2. 美国国家半导体（National Semicondutor）公司集成电路命名方法

美国国家半导体公司集成电路的命名由四部分组成，各部分的符号及意义见表 1-9。

表 1-9　美国国家半导体公司集成电路型号中各部分的符号及意义

第一部分		第二部分	第三部分		第四部分	
用字母表示电路类型		用数字表示电路型号数	用字母表示封装形式		用数字表示温度范围	
字母	意　义		字母	意　义	字母	意　义
LM	线性（单片）		D	玻璃/金属双列直插	1.7	－55～125℃（军用）
TBA	线性（仿制）				2	－25～85℃（工业用）
TCA	线性					
LF	线性（双极—场效应）		F	玻璃/金属扁平		
			N	标准双列直插	3.8	0～70℃或75℃（商业用）
ADC	模/数转换		A	改进型		
DAC	数/模转换		F00	玻璃/金属扁平、标准引线		
TDA	线性		F01			
LH	混合		F06			
LP	低功耗		F07			
LX	传感器		W00	陶瓷扁平标准引线		
			W01			
			W06			
			W07			

例：



3. 美国德克萨斯仪器（Texas Instruments）公司集成电路命名方法

美国德克萨斯仪器公司集成电路的命名由四部分组成，各组成部分的符号及意义见表 1-10。

表 1-10　美国德克萨斯仪器公司集成电路型号中各部分的符号及意义

第一部分		第二部分		第三部分	第四部分	
用字母表示厂家标记		用数字表示温度范围		用数字表示电路型号数	用字母表示封装形式	
字母	意义	数字	意义		字母	意义
SN	厂家标记	52	55～125℃		JA、JB、JP	双列直插
SNM	高可靠Ⅰ级	54	－55～125℃		RA、SB	扁　平
		55	－55～125℃		T	金属扁平
SNA	高可靠Ⅱ级	62	－55～125℃		J	陶瓷扁平
		72	0～70℃		FA	扁　平
SNC	高可靠Ⅲ级	74	0～70℃		L、I、A	金属壳
		75	0～70℃		N、P	塑料双列直插
SNH	高可靠Ⅳ级	TF	－40～85℃		ND、NE	塑料双列直插

标准分享网 www.bzfxw.com 免费下载

（续）

第一部分		第二部分		第三部分	第四部分	
用字母表示厂家标记		用数字表示温度范围		用数字表示电路型号数	用字母表示封装形式	
字母	意义	数字	意义		字母	意义
		TP	－55～125℃			（带散热片）
SMC	MOS	TMSC	－25～85℃		W	陶瓷扁平
	高可靠	TMLL	0～70℃			
SBP	双极处理器	TMSM	－55～125℃			
RSN	辐射老化电路	TMSR	－55～85℃			
TL	线性					
TMS	MOS					

例：



4．美国模拟器件（Analog Devices）公司集成电路命名方法

美国模拟器件公司集成电路的命名由四部分组成，各组成部分的符号及意义见表 1-11。

表 1-11　美国模拟器件公司集成电路型号中各部分的符号及意义

第一部分		第二部分	第三部分		第四部分	
用字母表示电路类型		用数字表示电路型号数	用字母表示温度范围		用字母表示封装形式	
字母	意　义		字母	意　义	字母	意　义
AD	模拟集成电路		A、B、C	工业用（－40～85℃）	D	陶瓷双列直插
			J、K、L	商业用（0～70℃）	F	陶瓷扁平
			S、T、U	军用（－55～125℃）	H	TO-5金属
					N	塑料双列直插

例：



5．美国仙童公司（Fairchild）集成电路命名方法

美国仙童公司集成电路命名由五部分组成，各组成部分的符号及意义见表 1-12。

表 1-12　美国仙童公司集成电路型号中各部分的符号及意义

第一部分		第二部分	第三部分	第四部分		第五部分	
用字母表示电路类型		用数字表示电路型号数	用字母表示电路等级	用字母表示电路封装形式		用字母表示电路温度范围	
字母	意　义			字母	意　义	字母	意　义
μA	线性			D	陶瓷双列直插	C	0～70℃或75℃
SH	混合						(CMQS:40～85℃)
F	公司			E	塑料管壳	L	MOS:－55～85℃
	标记			F	扁　平		混合:－20～85℃
				H	金属管壳	M	－55～125℃
				J	金属功率(TO-66)		
				K	金属功率(TO-3)		
				P	塑料双列直插		
				R	陶瓷小型双列直插		
				U	功率封装(TO-220)		
				W	塑料(TO-92)		

例：



6. 日本日立公司（Hitachi）集成电路命名方法

日本日立公司集成电路命名由五部分组成，各组成部分的符号及意义见表 1-13。

表 1-13　日本日立公司集成电路型号中各部分的符号及意义

第一部分		第二部分		第三部分	第四部分		第五部分	
用字母表示电路类型		用数字表示电路使用范围		用数字表示电路型号数	用字母表示电路性能		用字母表示电路封装形式	
字母	意义	字母	意义		字母	意义	字母	意　义
HA	模拟电路	11	高频用		A	改进型	P	塑　料
HD	数字电路	12	高频用				C	陶　瓷
HM	存储器(RAM)	13	音频用				F	双列扁平
HN	存储器(ROM)	14	音频用				R	引脚排列相反
		17	工业用				W	四列扁平
							NT	缩小型双列直插
							NO	陶瓷双列直插
							F(FP)	塑料扁平直插
							G	陶瓷浸渍

例：



7. 美国史普拉格电子公司(Sprague Electric)集成电路命名方法

标准分享网 www.bzfxw.com 免费下载

美国史普拉格电子公司集成电路命名由五部分组成，各组成部分的符号及意义见表1-14。

表1-14　美国史普拉格电子公司集成电路型号中各部分的符号及意义

第一部分		第二部分		第三部分	第四部分	
用字母表示电路类型		用字母表示电路温度范围		用数字表示电路型号数	用字母表示电路封装形式	
字母	意　义	字母	意　义		字母	意　义
UL	线　性	N	－25～70℃		A	塑料双列直插
UG	霍尔效应	S	－55～125℃		B	塑料双列直插(带散热片)
UD	显示电路				C	片　状
UC	CMOS				D	TO—99
					E	塑料双列直插(只有1、4、5、8脚)
					F	TO—86或30脚扁平状
					G	TO—99
					H	9脚密封双列直插
					J	TO—87
					K	TO—100
					L	TO—100
					M	8脚塑料双列直插
					N	14脚塑料四列直插
					P	宽脚双列直插
					Q	宽脚四列直插
					R	陶瓷双列直插

例：



第二章　常用模拟集成电路的基本功能及典型应用

第一节　模拟多路开关

一、功能

模拟多路开关是一种从多个模拟输入中，选择其中的一个作为输出的器件。

二、器件举例

1. 型号　MAX306 16 通道模拟多路开关。

2. 管脚　MAX306 为 28 脚封装，其管脚定义如图 2-1 所示。

3. 主要参数

(1) 导通电阻小于 100Ω。

(2) 各通道导通电阻差值小于 5Ω。

(3) 开关速度快，接通时间小于 250ns。

(4) 单电源或双电源均可以工作。

(5) 低功耗（小于 1.25mW）。

(6) TTL/CMOS 逻辑兼容。

4. 应用注意事项　MAX306 是美国 MAXIM 公司生产的 CMOS 模拟多路开关，其内部结构如图 2-2 框图所示。由 A0～A3 四个逻辑控制端译码控制选择 16 个通道，并有使能端 EN 来控制整个器件，只有在 EN 为低电平，多路开关才能工作。其真值表见表 2-1。



图 2-1　MAX306 管脚定义



图 2-2　MAX306 内部结构框图

此器件逻辑低电平≤0.8V；逻辑高电平≥2.4V。在单电源工作时，工作电压范围为 +10～+30V；在双电源工作时，工作电压范围为 ±4.5～±20V。其模拟信号应在电源电压

标准分享网 www.bzfxw.com 免费下载

范围之内。

表 2-1　MAX306 真值表

A_3	A_2	A_1	A_0	EN	开关接通
×	×	×	×	0	—
0	0	0	0	1	1
0	0	0	1	1	2
0	0	1	0	1	3
0	0	1	1	1	4
0	1	0	0	1	5
0	1	0	0	1	6
0	1	1	0	1	7
0	1	1	1	1	8
1	0	0	0	1	9
1	0	0	1	1	10
1	0	1	0	1	11
1	0	1	1	1	12
1	1	0	0	1	13
1	1	0	1	1	14
1	1	1	0	1	15
1	1	1	1	1	16

5. 典型应用　按图 2-3 连接，即构成选择 NO1 作输出的典型应用电路。其输入端 NO1～NO16 可以分别接不同的模拟输入信号，根据 A0～A3 所接高低电平的不同，来确定把其中的一个输入信号从输出端输出。



图 2-3　MAX306 应用

三、其它器件

根据生产厂家不同、模拟输入通道数量的不同、导通电阻高低不同等。模拟多路开关有很多不同型号，可以在使用时，供我们选择参考。例如，MAX307/317/318/328/319，CD4051，CD4052，C541，C542，MC14551B 等。

第二节　运算放大器/比较器

一、功能

运算放大器是具有高开环放大倍数并带有深度负反馈的多级直接耦合放大电路。它首先应用于电子模拟计算机上，作为基本运算单元，可以完成加减、乘除、积分和微分等数学运算。运算放大器随着半导体集成工艺的发展，研制成集成运算放大器以来，才使运算放大器的应用远远地超出模拟计算机的界限。从此，集成运算放大器在信号运算、信号处理、信号采集、信号测量以及波形产生等方面得到了广泛的应用。

二、器件举例

（一）运算放大器

运算放大器国内外生产此类器件的厂家极多，不同的生产厂家先后推出了多种类型的产品。如低增益运算放大器、高增益运算放大器、高精度运算放大器、斩波稳零运算放大器、

低噪声精密运算放大器、宽带跨导运算放大器、高压运算放大器、可变增益运算放大器等类型。不同类型的产品具有不同的内部结构和使用特点以及不同应用领域。

运算放大器也是一类应用领域非常广泛的器件。首先运算放大器在信号运算方面，可以完成比例、加减、乘除、积分微分、对数与反对数、开平方、指数变换、矢量计算等运算功能。其次运算放大器在信号处理方面，可以实现有源信号滤波、信号的采样保持等处理功能。运算放大器在波形产生方面可以非常方便地构成矩形波发生器、三角波发生器、锯齿波发生器等波形发生器。在信号测量方面运算放大器可以将一些非电量（如压力、温度、流量、浓度等）变换及放大为合适的电压信号。

运算放大器是在众多的模拟集成电路中，属于最基本的、应用最广泛的一类器件。在此首先介绍集成运算放大器的一些应用常识。

1. 运算放大器常用术语

（1）开环状态　运算放大器的开环工作状态是指运算放大器不加任何反馈回路，即没有受任何输出信号的影响。运算放大器的很多参数是在开环状态下测得的，如开环电压增益、输入电阻、输出电阻等。

（2）闭环状态　将运算放大器加以反馈回路，即将输出信号的一部分或全部反馈到输入端，与输入信号相叠加，此状态为闭环状态。运算放大器一般工作于闭环工作状态。

（3）极限参数　运算放大器的极限参数是指绝对最大额定值，如电源电压、输入电压、工作温度、允许功率损耗、耐焊接温度等。在使用运算放大器时这些极限参数值是绝对不允许超越的，而且不允许有一项以上的极限参数同时达到极限值，否则将损坏运算放大器。

（4）运算放大器的调零　有些运算放大器内部具有自动调零功能。但多数运算放大器都需要外部调零。这主要是由于制造工艺造成的不对称性，引起运算放大器在零输入条件下输出端出现非零输出的现象，即出现输入失调现象。因此需要在其输入端设置调零电路，使运算放大器在零输入时，呈现零输出状态。

2. 运算放大器一些重要参数的定义

（1）储存温度范围　指运算放大器不通电静态储存时的环境温度范围。

（2）工作温度范围　指运算放大器正常工作时所允许温度范围。

（3）输入失调电压、指运算放大器在输入失调电流的影响可以忽略的情况下，为使输出端为零时在输入端所加的补偿电压值。此电压有正、负之分，一般是给出其绝对值。

（4）输入失调电流　指运算放大器对输入电压补偿后，为使输出为零在输入端所需外加的补偿电流。

（5）输入失调电压、电流温度系数　指输入失调电压、电流随温度的变化率。

（6）输入电阻　指运算放大器在开环工作状态下，从输入端向器件看进去所呈现的电阻值。分成差模输入电阻、共模输入电阻及单端输入电阻。

（7）输出电阻　指运算放大器开环工作时，外加的输出电压变化与对应的输出电流变化之比。

（8）开环增益　指运算放大器开环状态下的电压放大倍数。

（9）闭环增益　指运算放大器在特定的闭环条件下的电压放大倍数。

（10）共模抑制比　指运算放大器输入端所加的共模电压与由此电压而引起的输入端的差模电压之比。

标准分享网 www.bzfxw.com 免费下载

3. 集成运算放大器的分类　按照集成运算放大器产品性能的不同可将运算放大器分成以下几种类型。

（1）通用型运放　指各项参数指标都比较好，但又不特别突出，是适用于一般性能需求的所谓“大路货”产品。

（2）低功耗运放　指功耗在 3mW 以下的运放，此类运放其它指标与通用型一致，采用 CMOS 工艺的运放即属于此类。

（3）高精度运放　指具有高开环增益、低输入失调电压、低输入噪声，即同时具有很多项优良的参数指标的运算放大器。但此类运放一般转换速度低。

（4）高输入阻抗运放　一般输入电阻在 30MΩ 以上的运放即可称为高输入阻抗运放。

（5）高速宽带运放　指转换速度在 30V/μs 以上，其频带一般在单位增益带宽大于 10MHz。此类运放一般比较贵。

（6）高压运放　工作电压超过 ±12V 的运算放大器都可称为高压运放。

（7）程控运放　通过设置来控制运算放大器的工作状态以及是否工作的一类运放。

（8）跨导型运放　一般的运算放大器的输入输出信号都为电压信号，跨导型运放是将差动电压输入信号变为电流输出信号，其主要的指标为跨导值。

（9）电流型运放　将传统的运放的电压差动输入形式改为电流形式的一类运放。其频率响应特性较好。

4. 集成运算放大器的主要应用领域

（1）在信号运算方面的应用　运算放大器能完成比例、加减、积分与微分、对数与反对数、乘除、电压跟随及缓冲器等多种运算。

（2）在信号处理方面的应用　运算放大器在电子系统的信号处理方面能够完成有源低通、高通滤波器、带通滤波器、带阻滤波器、全通滤波器、采样/保持器、峰值检测器、全波整流器、限幅放大器、信号比较器等应用电路。

（3）在波形产生方面的应用　运算放大器在数字系统、数字仪表方面常用来实现矩形波发生器、三角波发生器、锯齿波发生器等自激多谐振荡器以给应用电路提供信号源、信号基准等。

5. 理想运算放大器　在分析运算放大器时，为简化问题，一般可以将实际的运算放大器看成为一个理想运算放大器。其理想化的条件主要有以下几点：

开环电压放大倍数 $A_{v0} \longrightarrow \infty$。

差模输入电阻 $r_{id} \longrightarrow \infty$。

开环输出电阻 $r_0 \longrightarrow 0$。

共模抑制比 $K_{CMRR} \longrightarrow \infty$。

一般实际运算放大器以上几方面指标都比较接近理想化条件，因此分析应用电路时采用理想运算放大器代替实际运算放大器引起的误差并不严重，在工程上完全允许。

6. 运算放大器应用举例　运算放大器种类繁多，在此仅以低功耗通用运算放大器 LM324 为例说明其简单应用。

（1）型号　LM324 四运算放大器。

（2）管脚　LM324 为 14 脚封装，双列直插式芯片，其管脚定义如图 2-4 所示。

（3）主要参数

1）电源电压　32V 或±16V。

2）储存温度 T_m　$-55℃ \leqslant T_m \leqslant +125℃$。

3）工作温度 T　$0℃ \leqslant T \leqslant 70℃$。

4）输入失调电压 V_{IO}　$|V_{IO}| \leqslant 7mV$。

5）输入失调电流 I_{IO} $|I_{IO}| \leqslant 50nA$。

6）开环电压增益 A_{VD}　典型值 100V/mV。

7）共模抑制比 K_{CMRR}　典型值 70dB。

（4）应用注意事项　LM324 是美国国家半导体公司生产的单电源集成运算放大器，每个芯片内含有四个运放，每个运放都是彼此独立的高增益运放，在应用电路，可以双电源工作，也可以单电源工作，其输出电压可以和各种逻辑电平匹配，其内部已经进行了频率补偿。

（5）应用电路　在此仅以运算放大器在运算、信号处理方面说明其典型应用。

1）在信号运算方面的应用

（a）反相比例放大器　反相比例放大器原理图如图 2-5 所示。



图 2-4　LM324 管脚定义



图 2-5　反相比例放大器原理图

该反相比例放大器在理想条件下输出与输入关系表达式为

$$V_O = -\frac{R_F}{R_I} V_I$$

当 $R_F = R_I$ 时，$V_O = -V_I$ 则构成反相器。

（b）同相比例放大器　同相比例放大器原理图如图 2-6 所示。

该同相比例放大器的理想表达式为

$$V_O = \left(1 + \frac{R_F}{R_I}\right) V_I$$

由输入输出关系表达式可见，当 $R_F = 0$ 或 $R_I \to \infty$ 时，电路即变为电压跟随器和单位增益缓冲器（即 $V_O = V_I$）。



图 2-6　同相比例放大器原理图

（c）加法器　可以采用集成运算放大器构成反向加法器，也可以构成同相加法器，图 2-7 为采用反向输入构成的加法器。理想条件下输出输入关系为

$$V_O = -R_F\left(\frac{V_{I1}}{R_1} + \frac{V_{I2}}{R_2} + \cdots + \frac{V_{In}}{R_n}\right)$$

标准分享网 www.bzfxw.com 免费下载

平衡电阻 $R_S = R_1 // R_2 // \cdots // R_n$

式中，V_O 为输出电压，V_{I1}、$V_{I2} \cdots V_{In}$ 为输入加法信号。

(d) 减法器　采用图 2-8 所示的电路即构成减法器。其理想表达式为

$$V_O = V_{I2}\frac{R_{F2}\ (R_{I1} + R_{F1})}{R_{I1}\ (R_{I2} + R_{F2})} - V_{I1}\frac{R_{F1}}{R_{I1}}$$

如果图示电路的参数作如下配置时。

$$R_{I1} = R_{I2} = R_I$$

$$R_{F1} = R_{F2} = R_F$$

则有

$$V_O = \frac{R_F}{R_I}\ (V_{I2} - V_{I1})$$

即输出电压正比于输入电压 V_{I2} 和 V_{I1} 的差。

(e) 积分器　图 2-9 为采用集成运放构成的积分器电路，积分器的理想表达式为

$$V_O = -\frac{1}{R_I C}\int_0^t V_I \mathrm{d}t$$



图 2-7　反向加法器



图 2-8　减法器



图 2-9　积分器

即输出电压正比于输入电压的积分，在做积分器使用时，一般要求运算放大器的漂移小及噪声小，以获得优良的性能。

(f) 微分器　图 2-10 为采用集成运算放大器构成的微分器电路，微分器的理想表达式为

$$V_O = -R_F C\frac{\mathrm{d}V_I}{\mathrm{d}t}$$

即输出电压正比于输入电压 V_I 的微分导数。

2) 在信号处理方面的应用　采用图 2-11 所示电路，即构成有源带通滤波器，滤波器的中心频率为



图 2-10　微分器



图 2-11　有源带通滤波器

$$f_O=\frac{1}{2\pi C}\sqrt{\frac{1}{R_3}\left(\frac{1}{R_1}+\frac{1}{R_2}\right)}$$

在中心频率 f_O 处的电压增益

$$A_O=R_3/2R_1$$

此点处的品质因数

$$Q=\frac{1}{2}\sqrt{R_3\left(\frac{1}{R_1}+\frac{1}{R_2}\right)}$$

可见电路结构参数确定后，则滤波器比较重要的参数 f_O、A_O、Q 即可确定。另外也可以在设计时先预先设定 f_O、A_O、Q 值，然后再确定电路中各元件参数。一般情况下电容 C 参数可以首先确定，然后再经过计算确定 R_1、R_2、R_3 的阻值。

（二）电压比较器

比较器是连接模拟电路和数字电路的一种桥梁。在电平检测、数字仪表及许多电子设备中应用比较多。

电压比较器通常用来判断输入信号的相对大小，对信号幅度进行控制或根据输入信号幅度来决定输出信号极性。即每当同相输入端和反相输入端电压的差值为正时，比较器输出高电平，反之输出低电平，采用表达式方式可以描述如下

$$\begin{cases} V_O=H & V_+-V_->0 \\ V_O=L & V_+-V_-<0 \end{cases}$$

式中，V_O 为输出电压，L 为低电平；H 为高电平，V_+ 为同相输入端电压；V_- 为反相输入端电压。

电压比较器一般可以分成三种，其一为过零比较器，即电压比较器的一个比较输入端接地，从另一输入端输入信号与零电压信号比较；其二为单限比较器，它与过零比较器的区别仅在于输出电压极性发生变化所对应的输入电压不同，过零比较器是在 $V_i=0$ 发生变化，单限电压比较器在 $V_i=V_R$ 发生变化（V_R 为参考比较电压）；其三为迟滞比较器，如果在过零比较器或单限比较器电路中引入正反馈，此时电压比较器的输入—输出特性曲线将具有迟滞回线形状，故称之为迟滞比较器。

电压比较器实质上是一个开环工作的高增益直接耦合的差动放大器。运算放大器也可以做电压比较器用，但是由于运算放大器输入输出为线性关系，一般速度较慢。而专用的电压比较器的速度较快，转换速度为 ns 数量级。另外专用集成比较器输出电平一般可以与 TTL 数字电路兼容，但运算放大器则作不到。

电压比较器种类较多如 LM111、LM161/261/361、SN52510、LM193/293/393、LM139/239/339/2901、LM3302、MC14575、MC14574、MAX473/474/475 等，在此举其一说明。

1. 型号　MAX475 四电压比较器。

2. 管脚　MAX475 为 14 脚封装，双列直插式芯片，其管脚定义如图 2-12 所示。



图 2-12　MAX475 管脚定义

3. 主要参数

（1）电源电压（$V_{CC}-V_{EE}$）　7V。

标准分享网 www.bzfxw.com 免费下载

(2) 储存温度 T_m　$-65℃ \leqslant T_m \leqslant 160℃$。

(3) 输入失调电压 V_{IO}　$|V_{IO}| \leqslant 2.5mV$。

(4) 输入失调电流 I_{IO}　$|I_{IO}| \leqslant 30nA$。

(5) 共模抑制比 K_{CMRR}　K_{CMRR}典型值 90dB。

(6) 高速可达 10MHz。

(7) 可单电压工作。

4. 典型应用　电压比较器非常重要的应用是进行电平检测。设某系统有一输入电压信号如图 2-13 所示。则将此信号输入 MAX475 的同相输入端，反相输入端接参考电平 V_R。则当输入模拟信号大于参考电平 V_R 时，比较器输出为高电平（逻辑 1）。而当输入电压小于参考电平时，比较器输出为低电平（逻辑 0）。即得输出信号电压如图所示。从输出电压可见，如输入大于 V_R 输出逻辑 1、否则输出逻辑 0。当输入电压等于参考电压时比较器输出电压发生逻辑状态变化。如果参考电平为零时，则比较器即可称为过零检测器。



图 2-13　比较器的应用

第三节　隔离放大器

一、功能

集成隔离放大器的输入“地”、输出“地”、电源“地”之间有极好的隔离性能，一般具有极高的抗共模电压能力和极高的共模抑制比。所谓隔离，就是切断前面所讲的三个“地”之间一切电流或电阻的联系。

集成隔离放大器按隔离手段分成两种类型。一种是变压器隔离放大器，另一种是光电隔离放大器。常见的器件有 ISO100、ISO122、AD248J、BB3656、ISO212P、BB365/BB3652 等。

集成隔离放大器应用于信号采集系统可以起到非常好的抗干扰作用，可以实现从高共模电压的现场中采集到微弱的低电平信号，另外也可以实现将传感器检测的信号与计算机或数字系统隔离保护以保证系统安全工作。

二、器件举例

1. 型号　ISO100 光耦合线性隔离放大器。

2. 管脚　ISO100 为 18 脚双列直插式封装，其管脚定义如图 2-14 所示。



图 2-14　ISO100 管脚定义

3. 主要参数

(1) 隔离电压　750V。

(2) 输入失调电压 V_{IO}　$|V_{IO}| \leqslant 500\mu V$。

(3) 共模抑制比 K_{CMRR}　典型值 90dB。

(4) 信号频带宽度　60kHz

(5) 工作温度 T　$-40℃\leqslant T\leqslant 100℃$。

(6) 储存温度 T_m　$-55℃\leqslant T_m\leqslant 100℃$。

4. 应用注意事项　ISO100 是美国 BB 公司生产的光耦合方式的隔离放大器，其输入回路和输出回路间通过光耦合传送信号，因此具有高压隔离性能。ISO100 可以单极性工作也可以双极性工作。采用 ISO100 设计应用电路板时应注意减少输入、输出间的分布电容对器件造成的干扰。如果信号是远距离传输引入，应选用屏蔽电缆或双绞线电缆。在应用电路中，ISO100 一定要求采用隔离电源供电，即输入、输出的正、负电源及地线必须彼此是隔离的，严禁采用同一组电源供电。



图 2-15　ISO100 应用

5. 典型应用　图2-15 为采用 ISO100 构成的光电二极管隔离放大器。ISO100 按单极性方式工作。电路由隔离电源 722 供电，722 为 ISO100 的输入级和输出级分别提供彼此隔离的两组 ± 15V 电源。隔离放大器输出电压 $U_0=I_{IN}\cdot R_F$。R_2 和 R_3 两个电阻是用来维持隔离电源 722 有 3mA 的电流负载，C_F 是为减小峰值改善频率响应特性而加入的电容。

第四节　电 源 电 路

一、功能

模拟和数字集成电路在应用过程一般都需要给芯片提供工作电源。此电源一般应为稳定的直流电压源，有时还需要此直流稳压电源能提供正负极性及电压数值可调。本节就是介绍此类电源的电路，主要介绍两类：三端固定输出集成稳压电路和三端可调输出集成稳压器。

二、器件举例

(一) 三端固定输出集成稳压电路

1. 型号　MC7805A　5V 输出集成稳压器。

2. 管脚　为 3 脚单列封装的芯片，面向芯型号的印制面三个管脚的定义为中间为接地端、左边管脚为输入端、右边管脚为输出端。

3. 主要参数

(1) 输出电压 V_O　$4.8V\leqslant V_O\leqslant 5.2V$、典型值 5V。

(2) 电压调整率 R_{ev}　$R_{ev}\leqslant 50mV$。

(3) 静态电流 I_B　$I_B\leqslant 6mA$、典型值 3.2mA。

(4) 纹波抑制比 K_R　$K_R\geqslant 68dB$，典型值 75dB。

(5) 输出电阻 r_O　r_O 典型值为 17mΩ。

(6) 输出电压平均温度系数 T_CV_O　±0.6mV/℃。

4. 应用注意事项　7800 系列三端稳压器是应用非常广泛的集成稳压器。该系列四位数

标准分享网 www.bzfxw.com 免费下载

字的后两位表示稳压器输出电压，如 7805 为 5V 稳压器。7900 系列是与 7800 系列相对的一个系列，该系列为负值电压输出，其它方面与 7800 系列相同。例如 7905 为 －5V 稳压器，7912 为 －12V 稳压器。

此类芯片属模拟稳压器件，不用外接其它元件就可以正常工作。此类芯片内部设有过热保护、短路电流限流保护和调整管安全工作区保护电路。

5．典型应用　7800 系列集成稳压器可以做成多种不同结构的稳压电路。图 2-16 为 7805 最基本也是应用最广泛的电路，即 MC7805 的应用电路。图中 C_1 在器件距滤波电路较远时使用，可以改善纹波及抑制瞬态电压的变化，C_2 可以改善负载的瞬态响应。C_1 和 C_2 有时也可以省去不用。



图 2-16　MC7805 应用电路

（二）三端可调输出集成稳压器

1．型号　LM117 输出可调集成稳压器。

2．管脚　三端可调输出稳压器共有三个引脚，其外部形状及管脚定义如图 2-17 所示。



图 2-17　三端可调输出集成稳压器

a）T0—3 金属封装
1—调整端
2—输入端管壳为输出端

b）T0—220 塑料封装
1—调整端　2—输出端
3—输入端

c）T0—39 金属封装
1—输入端　2—调整端
3—输出端管壳为输出端

3．主要参数

（1）输入输出电压之差 $V_I - V_O$　40V。

（2）储存温度 T　$-65℃ \leqslant T \leqslant 150℃$。

（3）电压调整率 R_{ev}　$R_{ev} \leqslant 0.02\%/V$。

（4）纹波抑制比 K_R　$K_R \geqslant 66dB$。

（5）维持稳压最小负载电流 I_{Lmin}　$I_{Lmin} \leqslant 5mA$。

（6）噪声 N　N 典型值 $0.003\% V_O$。

4．应用注意事项　三端输出电压可调集成稳压器输出电压可调范围是：1.25～37V。一般此类器件都具有过热保护电路，内部具有短路电流限流保护电路及内部具有调整管安全工作区保护电路。



图 2-18　LM117 应用电路

LM117 的输出为正值电压输出，而 LM137 是与 LM117 完全对称的一个器件，不同之处只是电压极性不同，LM137 输出为负值电压输出。两者应用电路可互相借鉴。

5．典型应用　LM117 三端输出电压可调集成稳压器的应用电路类型很多。图 2-18 为其

最基本的应用。电路中输入端电容 C_I和输出端电容 C_O在实用时应尽量靠近 LM117 引脚，并要求选用无电感电容，电路的输出电压为

$$U_O = 1.25\left(1 + \frac{R_2}{R_1}\right) + I_{ADJ}R_1$$

式中 U_O——输出电压（V）；

R——电阻（Ω）；

I_{ADJ}——调整端电流（A），典型值为 100μA。

第五节 电源变换电路

一、功能

作为应用系统的原动力，电源通常被认为是整个系统的心脏。电源部分作为整个应用系统的一个子系统，它与应用系统既相互联系又相对独立。电源部分的结构形式与应用系统的结构形式及要求密切相关；电源部分的设计又有自己的相对独立的体系。设计电源部分要同时考虑电源部分的配置、管理、用电方式、节能措施以及系统的安全和电磁兼容性等问题。

电源变换电路是指一类能完成诸如交流电变成直流电、直流电变换成其它幅值及极性的直流电等功能的器件。本节主要介绍三类应用电路：交流电变直流电的变换电路、电压极性变换电路、直流电压幅值变换电路。

二、器件举例

（一）AC-DC 变换电路

交流到直流变换是每个需要直流供电，而系统为交流供电的系统必须采用的电路。通过交流到直流的变换电路可以将输入的交流电变换成需要的幅值及极性的直流电以给应用系统提供能源。能实现此功能的模块很多，其内部结构基本上都是经过几部分变换：变压、整流、稳压、滤波。生产此类模块的厂家非常多，在此仅举一例以说明其应用。

1. 型号 PS0500-5 AC-DC 模块。

2. 主要参数。

（1）输入电压范围 85V≤V_I≤265V。

（2）输出电压 5（1±5%）V。

（3）连续输出电流 500mA。

（4）最大不连续电流 650mA。

（5）温度范围 0℃≤T≤70℃。

（6）最大输出纹波电压 ±25mA。

（7）变换效率 80%。

（8）典型起动时间 17ms。

3. 应用注意事项 PS0500-5 是一种小型交流直流转换模块，该模块可实现将输入交流电压转换成 +5V 直流电压输出。并且输入与输出彼此隔离，其隔离电压可达 2500V。该模块比同等功率的线性电源体积小，应用十分方便，只须连接输入输出两个端口线路即可以完成其相应变换。

4. 应用电路 图 2-19 为采用 PS0500-5 模块构成的交流电压到直流电压的变换电路。

标准分享网 www.bzfxw.com 免费下载

（二）电压极性变换电路

1．型号　MAX660 电压极性变换器。

2．管脚　MAX660 为 8 脚双列直插式及贴片式 SO 封装，其管脚定义如图 2-20 所示。



图 2-19　PS0500-5 模块应用电路

图 2-20　MAX660 管脚定义

3．主要参数

（1）电源电压 V_+　$V_+ \leqslant 6V$。

（2）输出电流 I_O　$I_O \geqslant 100mA$。

（3）输出电阻 r_O　$r_O \leqslant 12\Omega$（负载电流 100mA 条件下）。

（4）工作电流 I　I 典型值为 220μA。

（5）可以选择振荡器频率。

（6）负载时典型转换效率为 88%（电流 100mA）。

4．应用注意事项　MAX660 是一种电荷泵式电压转换器。在负载电流为 100mA 条件下。输入电压 +1.5～5.5V，可以转换成 -1.5～-5.5V 电压输出。应用电路结构简单，外部仅需接两个电容器，即可实现电压转换。根据连接方式不同，MAX660 可以工作于四种不同的模式，每种模式的振荡频率是不同的，具体情况见表 2-2。为了避免输出电压的过多下降，电容器 C_1、C_2 应选用钽电容。另外在应用时应注意第 6 脚，如果输入电压在3～5.5V 时，应将第 6 脚开路；如果输入电压低于 3V 时，第 6 脚应接地。

表 2-2　MAX660 工作模式

模　式	FC（1 脚）	OSC（7 脚）	振 荡 频 率
1	悬　空	悬　空	10kHz
2	接 V^+	悬　空	45kHz
3	悬空或接外 V^+	外接电容	频率可变
4	悬　空	接外部时钟	外部时钟频率

5．典型应用　MAX660 典型应用电路如图 2-21 所示。在电路中将第 1 脚、第 7 脚悬空，按表 2-2 可知此时工作频率为 10kHz，从第 8 脚输入 +1.5～+5.5V 电压时，则在第 5 脚即可得到 -1.5～-5.5V 输出电压，一般主要用于将 +5V 变为 -5V。

（三）DC-DC 变换器

DC-DC 变换器可以将某一数值的直流电转换为不同极性或数值的稳定直流输出。主要用于电池作为电源供电的应用系统。国外很多半导体公司生产此类器件，如 MC34063、ICL7660、LT1109、LT1073、MAX787、MAX788、MAX789、RC4191、RC4192、RC4193 等。本节只介绍美国 Intersil 公司生产的 ICL7660 DC-DC 电压变换器。



图 2-21　MAX660 典型应用

1．型号　ICL7660 DC-DC 电压变换器。

2. 管脚　ICL7660 为 8 脚双列直插式封装其管脚定义如图 2-22 所示。ICL7660 也有 T0-99 封装结构，应用时可查阅有关手册。

3. 主要参数

(1) 电源电流 i^+　$i^+ \leqslant 500\mu A$，典型值 $100\mu A$。

(2) 输出电阻 r_O　$r_O \leqslant 400\Omega$，典型值 55Ω。

(3) 振荡频率 f　典型值 10kHz。

(4) 电源效率 p_E　典型值 98%。

(5) 振荡器阻抗 z_{osc}　典型值 $100k\Omega$。

(6) 电源电压范围 v^+　$1.5V \leqslant v^+ \leqslant 10V$。

4. 应用注意事项　ICL7660 能非常方便地可以将 +5V 电源变为 ±5V 电源，也可以方便地实现电压倍增，即输出电压 $V_O = -nV_I$。其中 n 为使用器件数，V_I为电源电压。并且电路连接简单，可以方便地实现负压变换、倍压输出、稳压输出、正压倍压和负压变换组合应用等多种应用。

5. 典型应用　ICL7660 实现正倍压电路如图 2-23 所示。采用此电路实现电压变换作用。其输出电压应为 $V_O = 2V^+$。



图 2-22　ICL7660 管脚定义



图 2-23　ICL7660 应用电路

第六节　电 压 基 准

一、功能

在模拟电路中或数字电路及微机应用系统中经常需要用到一类能做为参考比较依据的电压源。例如本章第二节讲的比较器即需要参考电压来作为比较的基准，如输入电压大于此基准电压输出电压为一个数值。则此基准电压对电路的性能指标影响较大。可见电压基准应具有极强的稳定性，应该在温度、时间等变化的情况下能够维持其基准电压不变的能力。

二、器件举例

(一) 微功耗电压基准

1. 型号　REF1004 微功耗电压基准。

2. 管脚　REF1004 是 8 脚贴片式 SOIC 封装芯片，其管脚定义如图 2-24 所示。



图 2-24　REF1004 管脚定义

3. 主要参数

(1) 精度高　2.5V 输出时精度为 ±20mV。

(2) 工作电流小　2.5V 输出时，电流为 $20\mu A$。

标准分享网 www.bzfxw.com 免费下载

(3) 动态电阻低　0.2～0.6Ω。

(4) 最大工作电流　可达 20mA。

(5) 温度范围 T　0℃≤T≤70℃。

(6) 工作稳定性好。

4. 应用注意事项　REF1004 是美国 BB 公司生产的微功耗电压基准，有两个输出电压档次，1.2V 和 2.5V。其使用方法与一般的齐纳二极管相同。其详细的参数见表 2-3。

表 2-3　REF1004 参数

参　数	条　件	REF1004-1.2			REF1004-2.5		
		最小	典型	最大	最小	典型	最大
基准电压/V REF1004C REF1004I	I_R=100μA	1.231 1.229 1.225	1.235 1.235 1.235	1.239 1.239 1.239	2.490 2.487 2.480	2.500 2.500 2.500	2.511 2.511 2.511
平均温度系数（ppm/℃）①	I_{min}<I_R<20mA		20			20	
动态电阻/Ω	I_R=100μA		0.2	0.6		0.2	0.6

① ppm=10^{-6}

5. 典型应用　图 2-25 为采用 REF1004-1.2 构成的微功耗 1.235V 电压基准，此电路的 REF1004 静态电流仅为 15μA，因此该应用电路特别适用于便携式仪器、设备中。



图 2-25　REF1004 的应用电路

6. 其它器件　与 REF1004 相近功能的器件也可选用 LT1004 及 LM185、LM385、REF05、REF10 等。

(二) 可调精密基准

1. 型号　TL431 可调精密基准电压源。

2. 管脚　TL431 双列 8 角直插式封装管脚图如图 2-26 所示。另外还有 TO-92 封装、贴片式 SOP 封装，应用时可查询相应手册。



图 2-26　TL431 管脚定义

3. 主要参数

(1) 输出电压连续可调　最高可达 36V。

(2) 基准电压容差　±1.0%。

(3) 等效整个温度范围内温度系数　50ppm/℃。

(4) 低动态输出电阻　典型值 0.22Ω。

(5) 低噪声输出。

(6) 宽工作电流范围可达 0.1～100mA。

4. 应用注意事项　由 TL431 管脚定义可知，虽然它有 8 个引脚，但 2、3、4、5、7 脚都没有内部连接，属于空脚。真正使用的只有 1、6、8 脚，即 1 为阴极、2 为阳极、8 为参考端。TL431 是美国线性技术公司生产的一个系列产品，其系列产品有 TL431AI、TL431B、TL431C 等产品。表 2-4 给出了 TL431 系列产品的较详细的参数，供参考。

表 2-4　TL431 参数表

参　数	条　件	TL431AI			TL431AC			TL431B		
		最小	典型	最大	最小	典型	最大	最小	典型	最大
基准电压 V_{ref}/V	$V_{KA}=V_{ref}$ T_A=+25℃	2.47	2.495	2.52	2.47		2.52			
	$T_A=T_{min}\sim T_{max}$	2.44		2.55	2.453		2.537	2.475	2.495	2.515

（续）

参 数	条 件	TL431AI			TL431AC			TL431B		
		最小	典型	最大	最小	典型	最大	最小	典型	最大
基准电压温漂 ΔV_{ref}/mV	$V_{KA}=V_{ref}$ $I_K=10mA$		7	30		3	17		3	17
阴极到阳极间的电压变化 ΔV_{KA} 对基准电压的影响/mV/V	$I_K=10mA$ $\Delta V_{KA}=10\sim2.5V$		−1.4	−2.7		−1.4	−2.7		−1.4	−2.7
	$\Delta V_{KA}=36\sim10V$		−1.0	−2.0		−1.0	−2.0		−1.0	−2.0
输入参考端电流 I_{ref}/μA	$I_K=10mA$ $R_1=10k\Omega$, $R_2=\infty$ $T_A=+25℃$		1.8	4.0		1.8	4.0		1.6	3.0
	$T_A=T_{min}$ T_{max}			6.5			5.2			4.0
最小阴极电流 I_{min}/mA	$V_{KA}=V_{ref}$		0.5	1.0		0.5	1.0		0.5	1.0
动态电阻/Ω	$V_{KA}=V_{ref}$ $\Delta I_K=1\sim100mA$ $f\leqslant1.0kHz$		0.22	0.5		0.22	0.5		0.14	0.3
工作温度范围/℃		−40		+85	0		70	0		70

5. 典型应用

（1）稳压输出　图 2-27a 是 TL431 最基本的应用，按图的连接形式，其输出电压

$$V_O=(1+R_1/R_2)V_{ref}$$

式中　V_{ref}——基准电压。

（2）控制三端稳压器　TL431 也可与三端集成稳压器配合使用，如图 2-27b，即为与 MC7805 集成稳压器配合来控制 5V 集成稳压器的输出电压，按图示的连接形式，电路的输出电压为



图 2-27　TL431 应用

$$V_O=(1+R_1/R_2)V_{ref}$$

最小输出电压

$$V_{Omin}=V_{ref}+5.0V$$

第七节　调制解调电路

一、功能

调制、解调、频率合成是通信及许多仪器仪表的重要组成电路。调制是将信号的振幅、频率按传递的要求进行变换，而解调是调制的逆过程。

实现调制、解调功能的电路主要采用模拟乘法器、压控振荡器、锁相环以及其它通信专用集成电路。另外，采用运算放大器来实现调制、解调是目前十分普遍的应用手段。

标准分享网 www.bzfxw.com 免费下载

二、器件举例

（一）采用运算放大器构成的调制解调器

1. 型号　OPA676 宽带开关输入运算放大器。

2. 管脚　OPA676 为 16 脚双列直插式芯片，其管脚定义如图 2-28 所示。

3. 主要参数

（1）频带较宽　最高可达 185MHz。

（2）输入失调电压低　典型值为 0.25mV。

（3）建立时间短　典型值为 15ns。

（4）开环电压增益　典型值为 70dB。

（5）电源抑制比　典型值 86dB。

（6）电源电压 V_{CC}　$4.5V \leqslant |V_{CC}| \leqslant 6.5V$，典型 ±5V。

（7）输出电阻　5Ω（在 1MHz、开环条件下）。

（8）温度范围 T　$-55℃ \leqslant T \leqslant 125℃$。

4. 应用注意事项　OPA676 为美国 BB 公司生产的一种选通控制的高速运算放大器。其内部包含两个彼此完全独立、特性完全对称的差动输入级，如图 2-29 所示。这两个输入级可以被外部的 TTL 电平所选通。选通速度大约为 6ns。由于特殊的内部结构和控制方式，使得该芯片比其它普通运算放大器有更广阔的应用领域。在具体应用时应在 5 脚和地间加入补偿电容，以提高芯片的工作稳定性和高动态品质。在高精度要求的场合，可以在 3、4 脚和电源 $+V_{CC}$ 间加入 1kΩ 可调电阻来调零，但需注意此调零方式将同时影响 A、B 两路。

5. 应用　图 2-29 为利用 OPA676 运算放大器的结构特性组成的具有可选增益同步调制



图 2-28　OPA676 管脚定义



图 2-29　采用 OPA676 构成的调制解调器

器或解调器。作为调制器时，OPA676 的一个输入端作反相输入，其增益为 $-R_2/R_1$；另一个输入端作同相输入，其增益为 $1+R_4/R_3$。在电路参数 R_1、R_2、R_3、R_4 选择应使两个输入的增益绝对值相等。如在 12 脚输入 TTL 逻辑电平脉冲信号（振荡时钟），则 OPA676 的两个差动放大器分别在 TTL 逻辑电平脉冲信号的作用下工作，这样在 OPA676 的输出端将得到与 TTL 脉冲同频率的正、负方波交变信号。每个差动放大器的放大倍数可通过外部电阻网络参数决定。

如将已调制的交变方波信号从图 2-29 的输入端输入，同时将与调制信号同步的 TTL 时钟脉冲信号从 12 脚输入，则图 2-29 电路可以完成将方波交变调制信号解调成为直流模拟电

压输出。

（二）集成调制/解调器

1. 型号　X3417 增量调制/解调器。

2. 管脚　X3417 调制/解调器为 16 脚封装双列直插式芯片。其管脚定义如图 2-30所示。



图 2-30　X3417 管脚定义

3. 主要参数

（1）电源电压范围宽　$4.75V \leqslant V_{CC} \leqslant 16.5V$，典型值为 12V。

（2）时钟速率高　典型采样值为 3200 次/s。

（3）输入失调电压低　$V_{IO} \leqslant 6.0mV$，典型值为 2.0mV。

（4）空载电源电流　$I_C \leqslant 10mA$，典型值 6mA（在 $V_{CC}=15V$ 条件下）。

（5）延时时间　$t_p \leqslant 2.5\mu s$。

（6）积分放大器最大输出电流 I_O　$I_O \geqslant \pm 5.0mA$。



图 2-31　X3417 内部逻辑结构

4. 应用注意事项　X3417 是一种数字检测音节压扩型连续可变斜率增量调制/解调器。该芯片能以较低的速率进行编码。该芯片可用一个数字输入去选择编码和译码功能，即通过 15 脚选择此功能。芯片的 10 脚为 $V_{CC}/2$ 基准电压源。具有 4 连 1（连 0）检测。其内部结构如图 2-31 所示。

5. 典型应用　图 2-32 为 X3417 实现话音编码的应用电路。



图 2-32　X3417 典型应用

标准分享网 www.bzfxw.com 免费下载

第八节　功率及缓冲驱动电路

一、功能

功率及驱动电路是指一类可将小功率微弱信号经过功率放大及驱动后变换为所需要功率的电路。功率放大及驱动电路主要用于电子仪器设备中作低频的功率放大及驱动，如收录机、电视机伴音等场合，以及电磁阀驱动、线性驱动、视频驱动、电动机驱动等领域。

二、器件举例

（一）大电流大功率运算放大器

1. 型号　OPA502 集成功放运算放大器。

2. 管脚　OPA502 是采用标准的 8 脚金属壳 TO-3 封装，其管脚定义如图 2-33 所示。



图 2-33　OPA502 管脚定义

3. 主要参数

（1）电源电压范围宽　$10V \leqslant |V_{CC}| \leqslant 45V$。

（2）输出电流大　±10A（峰值）。

（3）输出功率大　260mW（峰值）。

（4）温度范围　$-55℃ \leqslant T \leqslant 125℃$。

（5）输入失调电压　典型值±0.5mV。

（6）共模抑制比　典型值 106dB。

4. 应用注意事项　OPA502 是美国 BB 公司生产的大功率大电流运算放大器。应用时首先应注意在其正、负电源对地之间接入去耦电容。在设计电路板时，要注意应加宽该芯片的电源和输出线。同时布线时，电源和负载应与放大器输入和信号线分开走线。一般在应用时，应给该芯片加装散热器，散热器尺寸可参考其可能的功耗及环境决定。该芯片的金属外壳与内部电路是隔离的，外壳和散热器可以直接固定在一起。应用 OPA502 时，应在 2、8 脚接入限流电阻 $+R_{SC}$、$-R_{SC}$实现对 OPA502 的限流保护。另外在第 7 脚 R_{FO}与地之间接入适当的电阻 R_{FO} 也可以起到限流的作用。

5. 典型应用　图 2-34 为采用 OPA502 构成的放大电路，图中 $+R_{SC}$、$-R_{SC}$分别为限流电阻，R_L为负载电阻。

（二）音频放大集成电路

1. 型号　LM386 音频放大集成电路。

2. 管脚　LM386 为双列直插式 8 脚封装的集成放大器，其管脚定义如图 2-35 所示。

3. 主要参数

（1）宽电源电压范围　$4V \leqslant V_{CC} \leqslant 15V$。

（2）输入失调电压　典型值 1mV。

（3）输出功率大　典型值 300mW。

（4）温度范围　$0℃ \leqslant T \leqslant 70℃$。

4. 应用注意事项　LM386 为美国国家半导体公司生产的一种音频功率放大集成电路，该器件频率响应范围宽、并且具有良好的高频特性，因此在音频领域应用十分普遍。



图 2-34　功放电路



图 2-35　LM386 管脚定义

5. 典型应用　图 2-36 为采用 LM386 实现信号检波及功率放大作用以完成收音机的信号放大要求。图中电感 L 和可调电容 C_1 构成调谐回路，用来选择希望的收听各电台无线信号。采用电容耦合方式（C_2）将检测到的调谐信号送入 LM386 的同相输入端，由 LM386 功率放大后将信号送入扬声器 B。通过电位器 R P来调节功率放大的放大倍数，近而来调节扬声器的音量大小。



图 2-36　LM386 应用

（三）8 位驱动集成电路

1. 型号　BIC8728 微机用 8 位驱动器。

2. 管脚　BIC8728 是 20 脚封装双列直插式芯片，其管脚定义如图 2-37 所示。



图 2-37　BIC8728 管脚定义

3. 主要参数

（1）电源电压　$4.5V \leqslant V_{CC} \leqslant 5.5V$。

（2）高电平输入电压　2V。

（3）低电平输入电压　0.8V。

（4）电源电流　典型值 40mA。

（5）温度范围　$0℃ \leqslant T \leqslant 70℃$。

（6）集电极开路输出。

4. 应用注意事项　BIC8728 是北京集成电路设计中心推出的微机专用小功率 8 位驱动器 BIC87 系列中的其中一个产品。其 1A～8A 为输入、1Y～8Y 为输出、G 为选通控制端，通过 G 端可以方便地实现对输出信号的控制。如 G 端为低电平，则输出恒为高电平；如 G 为高电平，则输出跟踪输入变化。BIC8728 可以由 CMOS 电路直接驱动。另外由于 BIC8728 为 OC 输出，因此应用该芯片可以直接驱动继电器、晶闸管、LED 显示器等。



图 2-38　BIC8728 的应用电路

5. 典型应用　图 2-38 是采用 BIC8728 实现 LED 驱

标准分享网 www.bzfxw.com 免费下载

动电路，图中 LED 为共阳极显示器，通过 G 端可以实现多位动态显示。

第九节　变 换 电 路

一、功能

变换电路是指一类能完成信号变换功能的电路。如光电变换电路、电压电流变换电路、电流电压变换电路、电压频率变换电路、频率电压变换电路等。此类电路在信号传输、信号检测等方面应用十分广泛。

二、器件举例

（一）多功能转换器

1. 型号　4302 多功能转换器。

2. 管脚　4302 为 14 脚双列直插式封装芯片，其管脚定义如图 2-39 所示。



图 2-39　4302 管脚定义

3. 主要参数

（1）电源电压范围　$12V \leqslant |V_{CC}| \leqslant 18V$，典型值可取 $\pm V_{CC} = \pm 15V$。

（2）静态电流　±10mA（典型值）。

（3）输入信号范围　$0 \leqslant (V_X, V_Y, V_Z) \leqslant 10V$。

（4）温度范围　$-25℃ \leqslant T \leqslant +85℃$。

4. 应用注意事项　4302 是美国 BB 公司生产的多功能转换器件，该芯片可以实现乘法、除法、指数运算变换、开平方变换、正弦变换、余弦变换等。其中 1、7、13 脚为 V_X、V_Y、V_Z 三个输入端；5、8 脚为 X、Z 输入失调调整端；6、11、12 脚为变换功能控制端，通过选择此三个管脚的不同连接来完成相应的变换。

5. 典型应用　图 2-40 为 4302 完成平方变换的典型应用电路。输入信号 V_I 从 7 脚输入，在 2 脚将得到输出电压 $V_O = \frac{1}{10} V_I^2$，即 V_O 为 V_I 的平方变换。V_{REF} 为参考电压，本电路可接 +15V 直流电压；R_1 为可变电阻，用来调解内部电路的增益系数，可以通过 R_1 调整，当输入为 10V 时，使输出也为 10V。此电路的输入电压及输出电压应在 0～10V 之间。



图 2-40　平方变换电路

（二）电流电压变换

1. 型号　RCV420 电流/电压变换器。

2. 管脚　RCV420 为 16 脚封装双列直插式芯片，其管脚定义如图 2-41 所示。

3. 主要参数

(1) 电源电压　±15V。

(2) 静态电流　典型值 3mA。

(3) 温度范围　$-25℃ \leqslant T \leqslant 85℃$ (RCV420BG)。

(4) 共模电压最大值　±40V。

(5) 基准电压输出　10V。

(6) 共模输入阻抗　典型值 200kΩ。

(7) 输出电压范围　$0V \leqslant V_O \leqslant 5V$。

(8) 输入电流范围　$4mA \leqslant I_I \leqslant 20mA$。

4. 应用注意事项　RCV420 是美国 BB 公司生产的电流/电压变换器，能将 4～20mA 电流输入变换为 0～5V 电压输出。很多测控系统在远距离信号传输时需采用 4～20mA 电流信号传输，以提高信号传输时的抗干扰能力，则在信号接收到可以采用此电路将信号变换为 0～5V 电压信号，这样可以方便地进行 A/D 转换或与其它 TTL 电平信号兼容。RCV420 应用电路对增益、失调及共模抑制比一般都不需要作调整。但如果失调电压较大也可以考虑作些调整。在制作电路板，注意在靠近正、负电源管脚与地之间各接入一个 1μF 的电容以增加其抗干扰能力。

5. 典型应用　图 2-42 为 RCV420 基本的应用电路。通过该电路在 1、3 脚输入 4～20mA 电流信号，即可在 14 脚得到 0～5V 电压输出信号。



图 2-41　RCV420 管脚定义



图 2-42　电流/电压变换电路

(三) 电压频率变换

微机测控系统一般都需要一个或多个将模拟信号变成数字信号的变换电路，以前常常采用模/数转换器来实现，随着芯片技术的发展，很多场合已采用电压频率变换电路来代替模/数转换电路，尤其对于一些非快速性的测控系统，V/F 转换代替常规的 A/D 转换已成为一种趋势。

1. 型号　LM331V/F 转换器。

2. 管脚　LM331 为 8 脚封装的双列直插式芯片，其管脚定义如图 2-43 所示。

3. 主要参数

(1) 双电源、单电源都可以工作，单电源时可在单 5V 电源供电情况下工作。

(2) 满量程频率范围　$1Hz \leqslant f \leqslant 100kHz$。



图 2-43　LM331 管脚定义

标准分享网 www.bzfxw.com 免费下载

(3) 功耗小　5V 电源下典型功耗 15mW。

(4) 最大线性度　0.01%。

(5) 动态范围宽　10kHz 满量程频率下最小值 100dB。

(6) 脉冲输出与各种其它逻辑电平兼容。

4. 应用注意事项　LM331 是美国国家半导体公司生产的简单廉价的 V/F 转换 LMX31 系列中的一个型号。该芯片转换精度高、抗干扰能力强、应用方便，可广泛应用于模/数转换、长时间积分器、线性频率调制解调等功能。6 脚为阈值电压输入端 V_X，1 脚为电流输出端，一般 1、6 脚相连，并外接阻容 R_L、C_L。2 脚应通过电阻 R_S 接地，以形成基准电流。5 脚应在与电源间接入 R_t 电阻，与地间接入 C_t 电容，这样 5 脚的电压将随 C_t 充放电情况不同，而电压值不同，来控制 LM331 内部单稳态定时器，实现转换。输出端 3 为集电极开路输出应用时注意接入上拉电阻。



图 2-44　LM331 的应用电路

5. 典型应用　图 2-44 为采用 LM331 实现 V/F 变换的基本应用电路。7 脚上增加的 R_i，C_i 是为构成输入低通滤波电路，以去除输入的干扰信号；在 R_L、C_L 端接入偏移调节电路，以调节输入失调；在 2 脚加入可调电阻 R_S'，以调节基准电流，校正输出频率。

第十节　有源滤波器

一、功能

滤波器是实现信号处理、变换的一类器件。常见的滤波功能有低通滤波、高通滤波、带通滤波、带阻滤波、切比雪夫滤波、贝塞尔滤波、布特沃思等。

采用运算放大器可以构造滤波器。但集成滤波器应用更加灵活、方便。常见的集成有源滤波器有 FLT-U2、AF151、MF10、5G6514、B-LB 系列、UAF42 等。

二、器件举例

(一) MOS 开关电容滤波器

1. 型号　MF10 开关电容滤波器。

2. 管脚　MF10 为 20 脚封装，双列直插式芯片，其管脚定义如图 2-45 所示。



图 2-45　MF10 管脚定义

3. 主要参数

(1) 电源电压　$5V \leqslant V_{DD} \leqslant 14V$。

(2) 频率范围　$0.1Hz \leqslant f \leqslant 3 \times 10^4 Hz$。

(3) 中心频率精度　典型值±0.6%。

(4) 中心频率温度系数　±10ppm/℃。

4. 应用注意事项　MF10 内部含有两个双二次型二阶通用滤波器和两个独立的运算放大器。可以方便地实现带通、带阻、低通、高通等各种滤波功能。可以通过改变外输入时钟来改变中心频率。当 $S_{1/2}$接到 V_{CC}时，求和输入 2（16 脚）接地；当 $S_{1/2}$接到 V_{EE}时，16 脚接 20 脚输出。12 脚为外部时钟频率选择控制端；当该脚接 + V_{OD}时，选择 50 倍外部时钟控制；当该脚接地时，选择 100 倍外部时钟控制；当该脚接 V_{SS}时，电路停止工作。

5. 典型应用　MF10 应用方便，图 2-46 为应用 MF10、外选配 CD4046 锁相环和双 BCD 加法计数器构成的四阶跟踪带通滤波电路。

(二) 通用有源滤波器

1. 型号　UAF42 通用有源集成滤波器。

2. 管脚　UAF42 有两种封装形式，在此只介绍其 14 脚双列直插式封装，其管脚定义如图 2-47 所示。

3. 主要参数

(1) 电源电压范围　6V≤| V_{CC}|≤18V，典型值可取± V_{CC}= ±15V。

(2) 短路电流　±25mA。

(3) 开环增益　典型值 126dB。

(4) 共模抑制比　典型值 96dB。

(5) 失调电压　典型值±0.5mV。

(6) 输入失调电流　典型值 5pA。

(7) 频率精度　最大值 2%。

(8) 频率范围　0Hz≤f≤100kHz。

(9) 温度范围　−25℃≤T≤85℃。



图 2-46　MF10 的应用电路



图 2-47　UAF42 管脚定义

4. 应用注意事项　UAF42 是美国 BB 公司生产的通用有源集成滤波器。其内部有四个运算放大器及四个 50kΩ 电阻和两个 1000pF 电容组成，其电阻和电容制造时都经过激光修正，误差为 0.5%。因此应用非常方便，可以方便地实现低通、高通、带通、带阻滤波器、贝塞尔滤波器，切比雪夫滤波器。

5. 典型应用　图 2-48 为采用 UAF42 构造的低通、高通、带通滤波器。每个滤波器的传递函数表示如下：

低通滤波器传递函数是

$$\frac{V_{LP}(S)}{V_I(S)} = \frac{A_{LP}\omega_n^2}{S^2 + S\omega_n/Q + \omega_n^2}$$

高通滤波器传递函数是

标准分享网 www.bzfxw.com 免费下载



图 2-48　UAF42 应用电路

$$\frac{V_{HP}(S)}{V_I(S)} = \frac{A_{HP}S^2}{S^2 + S\omega_n/Q + \omega_n^2}$$

带通滤波器传递函数是

$$\frac{V_{BP}(S)}{V_I(S)} = \frac{A_{BP}(S^2 + \omega_n^2)}{S^2 + S\omega_n/Q + \omega_n^2}$$

式中，ω_n 为固有角频率。

有关参数可按如下计算

$$\omega_n^2 = \frac{R_2}{R_1 R_{F1} R_{F2} C_1 C_2}$$

$$Q = \frac{1 + \dfrac{R_4(R_G + R_Q)}{R_G R_Q}}{1 + \dfrac{R_2}{R_1}} \sqrt{\frac{R_2 R_{F1} C_1}{R_1 R_{F2} C_2}}$$

$$A_{LP} = \frac{1 + \dfrac{R_1}{R_2}}{R_G\left(\dfrac{1}{R_Q} + \dfrac{1}{R_G} + \dfrac{1}{R_4}\right)}$$

$$A_{HP} = (R_2/R_1)A_{LP}$$

$$A_{BP} = R_4/R_G$$

第十一节　视 频 电 路

一、功能

视频电路是指有关实现视频信号的传输、变换、滤波、缓冲、开关作用的电路。在此仅以缓冲、开关器件说明其应用。

二、器件举例

1. 型号　MAX458 8×4 具有缓冲功能的视频交点开关。

2. 管脚　MAX458 有 40 脚 DIP 和 44 脚 PLCC 两种封装形式、图 2-49 为 40 脚双列直插封装的管脚定义，表 2-5 为其管脚应用说明。

3. 主要参数

(1) 输入电压范围　$-2V \leqslant V_I \leqslant 2V$。

(2) 输出电压典型值　±3V。

(3) 逻辑输入高电平最大值　2V。

(4) 逻辑输入低电平最小值　0.8V。

(5) 逻辑输出高电平最小值　4V。

(6) 逻辑输出低电平最大值　0.5V。

(7) 频带宽度　100MHz。

(8) 开关时间　60ns。



图 2-49　MAX458 管脚定义

4. 应用注意事项　MAX458 包含了一个高速的 32（8×4）点的开关矩阵，同时具有宽频率范围的线性驱动能力。应用时所有的输出缓冲器可以驱动 50Ω、75Ω 及大于 100pF 的负载阻抗。开关处于断开状态时，其输出阻抗可达 1MΩ。如果$\overline{CS}$和$\overline{UPDATE}$保持高电平，所有输出都不能实现放大输出。MAX458 具有输入和开关寄存器，每个寄存器将由有关的输入控制信号进行控制其锁存。其相应的控制信号有$\overline{WR}$、$\overline{CE}$、A0、A1、D3～D0。相关的各信号之间的控制关系可见以下三个表格，表 2-6、表 2-7、表 2-8。表中 X 为任意电平，L 为低电平，H 为高电平。

表 2-5　MAX458 管脚说明

管　脚	名　称	功　能　说　明
1	DIN	序列数据输入
3	IN0	0 通道模拟输入
5	IN1	1 通道模拟输入
7	IN2	2 通道模拟输入
9	IN3	3 通道模拟输入
2、4、6、8、14、16、18、27、33、35	GND	地
10、31	V_{CC}	+5V 电源端
11	IN4	4 通道模拟输入
12、29	V_{EE}	−5V 电源端
13	IN5	5 通道模拟输入
15	IN6	6 通道模拟输入
17	IN7	7 通道模拟输入
19	SHDN	关闭端，高电平有效，不用时接地
20	DOUT	序列输出数据
21	D3	第 3 位输入地址
22	D2	第 2 位输入地址
23	D1	第 1 位输入地址
24	D0	第 0 位输入地址

标准分享网 www.bzfxw.com 免费下载

（续）

管　脚	名　称	功　能　说　明
25	A1	第 1 位输出地址
26	A0	第 0 位输出地址
28	OUT3	3 号通道模拟放大输出
30	OUT2	2 号通道模拟放大输出
32	OUT1	1 号通道模拟放大输出
34	OUT0	0 号通道模拟放大输出
36	$\overline{CE}$	使能端，在并行模式时。串行时应为高电平
37	$\overline{WR}$	写信号，并行模式时为低、串行时应为高电平
38	$\overline{UPDATE}$	
39	SCLK	序列时钟
40	$\overline{CS}$	片选端

表 2-6　MAX458 输出选择

A1	A0	输出放大通道选择
L	L	0 号通道
L	H	1 号通道
H	L	2 号通道
H	H	3 号通道

表 2-7　MAX458 输入选择

D3	D2	D1	D0	输入通道选择
L	L	L	L	0 号通道
L	L	L	H	1 号通道
L	L	H	L	2 号通道
L	L	H	H	3 号通道
L	H	L	L	4 号通道
L	H	L	H	5 号通道
L	H	H	L	6 号通道
L	H	H	H	7 号通道
H	X	X	X	通 A0、A1 选择输出放大

表 2-8　MAX458 写入数据操作

$\overline{CE}$	$\overline{WR}$	$\overline{UPDATE}$	功　能　说　明
H X	X H	H H	输入和开关两个寄存器已锁存，串行模式器件的选择和操作都不能实现
H X	X H	L L	在输入寄存器的数据可以通过开关寄存器，输出反映了输入寄存器的数据
L	L	H	选择为放大输出的输入可以传输，其它的输入和开关寄存器将被锁存
L	L	L	所有开关寄存器及被选中的输入寄存器可以工作，通过 A0、A1 选择将选中的输入从相关输出通道输出出去

5. 典型应用　图 2-50 为采用 MAX458 构成的 8 路视频输入、4 路视频输出的应用电路。



图 2-50　MAX458 应用电路

第十二节　波形发生器

一、功能

波形发生器是指一类能自己产生输出波形的电路，产生诸如正弦波、三角波、调制波、方波等。此类电路在信号产生、变换等方面应用广泛。

二、器件举例

（一）NE555 时基集成电路

1. 型号　NE555 时基集成电路。

2. 管脚　NE555 为 8 脚双列直插式封装芯片，其管脚定义如图 2-51 所示。

3. 主要参数

（1）电源电压范围　$5V \leqslant V_{CC} \leqslant 18V$。

（2）输出电流最大可达　200mA。

（3）输出电压 V_O　$V_O \leqslant V_{CC} - 3V$。

（4）温度范围 T　$0℃ \leqslant T \leqslant 70℃$。



图 2-51　NE555 管脚定义

4. 应用注意事项　NE555 作为时基集成电路应用十分广

标准分享网 www.bzfxw.com 免费下载

泛，其典型应用电路有多种不同功能的具体应用。从多谐振荡器、长时间定时器、各种控制器到各种转换器等。NE555 是模拟电路和数字电路相结合的中规模集成电路。其内部结构如图 2-52 所示。从结构图可见它含有两个电压比较器 C_1 和 C_2、一个基本 RS 触发器、一个放电晶体管 T 以及三个 5kΩ 的电阻组成的分压器。比较器 C_1 的同相输入端参考电压为$\frac{2}{3}V_{CC}$；比较器 C_2 的反相输入端参考电压为$\frac{1}{3}V_{CC}$。其中脚 1、8 分别为地和电源端，脚 2 为低电平触发端，由此输入触发脉冲。可见当脚 2 输入电压大于参考电压$\frac{1}{3}V_{CC}$时，比较器 C_2 输出为“1”；反之 C_2 输出为“0”，使基本 RS 触发器置“1”。脚 3 为输出端，该输出端可以直接驱动发光二极管、指示灯、继电器等。脚 4 为复位端，如从此脚输入低于 0.7V 的电压将使触发器直接复位为“0”。脚 5 为电压控制端，由此输入外加电压可以改变比较器的参考电压。不用时该脚与地之间应接入 0.01μF 的电容，以防止串入干扰信号。脚 6 为高电平触发器，可由此脚输入触发脉冲，如输入电压小于参考电压$\frac{2}{3}V_{CC}$时，比较器 C_1 输出为“1”；当输入电压大于$\frac{2}{3}V_{CC}$时，比较器 C_1 的输出为“0”，将使触发器置“0”。脚 7 为放电端，当触发器的 $\overline{Q}$ 端为“1”时，放电三极管 T 导通，可外加电容通过 T 管放电。

5. 应用电路　图 2-53 为采用 NE555 构成的多谐振荡器，图中 R_1、R_2、C 是外接阻容



图 2-52　NE555 内部结构



图 2-53　用 NE555 构成的多谐振荡器

元件，接通电源 $+V_{CC}$后，经 R_1和 R_2对电容 C 充电，当 V_C（即 NE555 第 2、6 脚）电压高于$\frac{2}{3}V_{CC}$时，比较器 C_1 输出为“0”，输出 V_O为“0”。此时 $\overline{Q}=1$，T 导通，电容 C 通过 R_2、T 放电，V_C电压下降。当 V_C降到低于$\frac{1}{3}V_{CC}$时，比较器 C_2 的输出为“0”，输出由“0”变为“1”。此时 $\overline{Q}=0$，T 截止，电源 V_{CC}又经 R_1和 R_2对电容 C 充电。形成循环，则在输出端得到连续矩形波。其振荡周期大致为$0.7(R_1+2R_2)C$，最高振荡频率可达 300kHz。

采用 NE555 构成的各种应用电路极多。图 2-54 为采用 NE555 构成的节日彩灯控制电路。图中的 NE555 是按多谐振荡方式工作。当 3 脚输出低电平时，NE555 内部三极管 T 导通，则 7 脚输出低电平，将使 LED_1 导通发光，继电器 K_1 通电吸合，第一组彩灯点亮；当 3 脚为高电平时，NE555 内部三极管 T 截止，7 脚悬空，无电流，则 K_1 释放，LED_1 熄灭，

但由于3脚高电平，则 VT_1 导通，LED_2 导通发光，继电器 K_2 通电吸合，第二组彩灯点亮；与此同时3脚正电压通过可调电阻 RP_2 向电容 C_3 充电，则 C_3 两端电压不断上升，当电压升到1.3V左右时，VD_8 与 VT_2 导通，第三组彩灯点亮。通过 RP_2 能改变电容 C_3 的充电时间，以确保三组彩灯点亮时间相同。以上过程循环变化即形成了闪烁的彩灯电路。



图2-54　NE555实现彩灯控制

（二）高频波形发生器

1．型号　MAX038高频波形发生器。

2．管脚　MAX038为20角封装双列直插式芯片，其管脚定义如图2-55所示。



图2-55　MAX038管脚定义

3．主要参数

（1）电源电压　$4.75V \leqslant |V_{\pm}| \leqslant 5.25V$。

（2）频率范围　$0.1Hz \leqslant f \leqslant 20MHz$。

（3）逻辑输入低电平　$\leqslant 0.8V$。

（4）逻辑输入高电平　$\geqslant 2.4V$。

（5）温度范围　$0℃ \leqslant T \leqslant 70℃$。

（6）低阻抗输出缓冲　0.1Ω。

（7）温度漂移低　典型值200ppm/℃。

（8）波形失真小　典型值0.75%。

4．应用注意事项　MAX038是美国MAXIX公司生产的高频波形产生集成电路，它可以方便地产生三角波、锯齿波、正弦波、方波、脉宽调制波。其各管脚功能见表2-9。

表2-9　MAX038管脚说明

管脚	名　称	功　能　说　明
1	REF	2.5V参考电压输出
2	GND	地
3	A0	波形选择输入，TTL/CMOS兼容
4	A1	波形选择输入，TTL/CMOS兼容
5	COSC	外部电容连接端
6	GND	地
7	DADJ	输出电压范围调整
8	FADJ	频率输入调整
9	GND	地
10	I IN	频率控制电流输入
11	GND	地
12	PDO	鉴相输出，如不用应接到地
13	PDI	鉴相参考时钟输入，如不用应接地

标准分享网 www.bzfxw.com 免费下载

（续）

管脚	名　称	功　能　说　明
14	SYNC	TTL/CMOS 比较输出
15	DGND	数字地
16	DV_+	+5V 数字电源
17	V_+	+5V 模拟电源
18	GND	地
19	OUT	正弦、方波、三角波输出
20	V_-	-5V 模拟电源

MAX038 是通过 A0、A1 来选择输出波形，不管 A0 是高电平还是低电平，只要 A1 为高电平，则输出正弦波；当 A0、A1 为低电平，输出方波；当 A0 为高电平、A1 为低电平，输出三角波。其输出频率由 IIN 角输入电流决定。应用必须注意将 2、6、9、11、18 管脚可靠接地。

5. 典型应用　图 2-56 为 MAX038 作正弦波输出的典型应用电路。



图 2-56　MAX038 应用电路

第十三节　采样保持器

一、功能

采样保持器是一类在输入逻辑电平的控制下，可以工作于“采样”和“保持”两种工作状态的电路。在采样状态时，电路的输出跟踪模拟输入电压；在变为保持状态时，电路输出保持前一次采样结束瞬时的模拟输入电压，一直保持到下一次采样逻辑输入信号到来为止。

在模拟量转换成数字量时，一般要有一个时间过程，模拟信号在此时间段的电压值如果是变化的，那么随着不确定的输入模拟信号的变化，将出现转换输出数字量的不确定性误差。采用采样保持器后，即可以消除此不确定性误差。应用时将采样保持器放于模/数转换器的前面，如果需要进行模/数转换时，只需给采样保持一个保持信号，则采样保持器工作于保持状态，则保持器输出（也就是模/数转换器的输入模拟电压）一直保持到下次采样时刻为止。

最基本的采样保持器可表示为如图 2-57 所示，它由模拟开关 S、保持电容 C_B 和缓冲放大器 A 组成。当控制信号电压 V_C 为采样电平时，S 导通，保持电容充电，此时，输出电压 V_O 跟踪输入电压的变化；当控制信号电压 V_C 为保持电平时，开关 S 断开，输出电压 V_O 保持在模拟开关 S 断开瞬间的输入电压值不变。



图 2-57　采样保持器组成结构

二、器件举例

采样保持器国内外型号很多，如 LF198、LF298、LF398、AD582、5G582 等很多，在此以 LF198 为例说明其应用。

1. 型号　LF198 采样保持器。

2. 管脚　LF198 为 8 个管脚器件，它有两种封装形式，一种是双列直插式、一种是金属管壳式封装，其中双列直插式管脚安排定义如图 2-58 所示。

3. 主要参数

(1) 输入阻抗　典型值　$10^{10}\Omega$。

(2) 输出阻抗　典型值　0.5Ω。

(3) 电源电压　±5～±18V。

(4) 输入失调电压　典型值 1mV。

(5) 最大功耗　500mW。

(6) 供电电流　典型值 4.5mA。

(7) 温度范围　$-55℃\leqslant T\leqslant 125℃$。

(8) 与 TTL、CMOS 电平兼容。



图 2-58　LF198 管脚定义

4. 使用注意事项　采样保持器有几项指标在使用选择时要注意，如图 2-59 所示。由图可见有以下几个时间参数需注意。

(1) 孔径时间 t_{AP}是指在采样保持器中，由于模拟开关有一定的动作滞后，在保持命令发出后直到模拟开关完全断开所需要的时间。由于采样保持器本身也具有一定的孔径时间，因此该时间将使 A/D 采样时间进一步延长。

(2) 捕捉时间 t_{AC}是指采样保持器的控制电压信号 V_C由“保持”电平转变为“采样”电平之后，采样保持器的输出电压 V_O将从原来的保持电压值过渡到跟踪的输入电压 V_I所需要的时间。捕捉时间包括模拟开关的导通延迟时间和建立跟踪的稳定过程时间。可见，A/D 转换的采样周期必须大于捕捉时间，这样才能保证采样阶段充分地采集到输入模拟信号 V_I。



图 2-59　采样保持器时间参数

另外，也要注意在保持状态下，由于保持电容的漏电流作用，将会使保持电压不断地上升或下降，保持电压的变化速率为

$$\frac{dV_O}{dt}=\frac{I_D}{C_B}$$

式中，I_D 为保持阶段流入或流出保持电容 C_B 的总的漏电流。它包括缓冲放大器的输入

标准分享网 www.bzfxw.com 免费下载

电流、模拟开关截止时的漏电流、电容内部的漏电流等。为减少输出电压（保持电压）的变化速率，应尽量减小上述各种电流值。增大电容 C_H 可以减小保持电压的变化速率，但会增加辅助时间，对系统总体指标有影响。

同时也要注意在保持阶段，虽然模拟开关处于断开状态，但于器件内部的极间寄生电容的耦合作用，使输入信号的变化引起输出信号的微小变化（即输入输出通道的直接耦合作用），在输入信号变化较慢时，此变化没有太大的影响，如输入信号变化较快时，此直接耦合对输出电压影响较大。

在模拟量到数字量转换器前面加入采样保持器后，虽然再不会因为模数转换期间被转换信号变化而出现误差，但是因为采样保持器采样转到保持状态需要一段孔径时间 t_{AP}，使得采样保持电路的实际保持的信号幅值并不是原来预期要保持的信号幅值（即保持信号到达时刻的信号幅值），此两者之差称之为孔径误差。虽然误差还是存在，但误差的性质和大小都有非常大的改变。

由 LF198 管脚定义可见，1 脚为电源、4 脚为接地端、3 脚输入模拟电压、5 脚为模拟电压输出、6 脚为保持电容接入端、2 脚为调零端、8 脚为采样或保持逻辑控制信号端、7 脚为参考电压端。一般应用时，7 脚可接地处理。

5. 典型应用　LF198 应用比较简单，应用时应注意调零端的使用，图 2-60 为可以进行直流调零和交流调零的应用电路。直流调零在调节时，应使通过 1kΩ 可调电阻的电流约为 0.6mA，调节电阻使输入电压为 0V 时，输出直流电压也为 0V。交流调零是通过图中的 10kΩ 可调电阻进行调零，调节后使其输出交流电压为 0V。按图中的连接方法，当 V_C控制电压为高电平时，采样保持器处于跟随状态，当 V_C为低电平时，处于保持状态。在 3 脚接输入电压，在 5 脚就可以得输出。



图 2-60　LF198 应用电路

第三章　常用数字集成电路的基本功能及典型应用

数字电路是指能处理、传输、变换在时间上和数值上是离散的信号的一类电路。数字集成电路经过四十多年的发展，经过多次更新换代，已经形成多种系列、多种功能产品并存发展的局面。数字电路对电路中各元件的要求不严格，它允许电路中的参数值可以有很大的分散性，在数字电路中很少研究数字信号的波形的准确性，只要能区分开两种截然不同的状态即可。因此，它应用起来更方便、可靠，应用范围日益扩大。特别是随着计算机技术的迅猛发展，更促进了其制造和应用行业长足进步。

数字电路组成的系统，按逻辑功能的不同可以分成组合逻辑电路和时序逻辑电路两大类。组合逻辑电路是由各种门电路组成，基本的门电路是其构成的核心单元。组合逻辑电路任一时刻输出状态只与其输入状态有关，而与电路的初始状态无关，即组合逻辑电路没有记忆功能。时序逻辑电路是以触发器为核心，可能再选配些适当的门电路。时序逻辑电路任一时刻输出状态不仅与其输入状态有关，还要与电路的初始状态有关，因此具有记忆功能的触发器是必不可少的。所以门电路和触发器是数字电路最基本的单元。

数字集成电路系列产品很多，但从应用角度来看，其主流产品为 TTL 型、CMOS 型和 ECL 型三大类型。本章在选择器件方面主要介绍 TTL 型和 CMOS 型数字集成电路。

第一节　基本门电路

一、功能

基本门电路是一类能完成一些基本逻辑运算的门电路。它的应用极其广泛。所谓“门”，就是一种开关，在一定条件下它能允许信号通过，条件不满足，信号就通不过。因此，门电路的输入信号与输出信号之间存在一定的逻辑关系，所以有时门电路又称为逻辑门电路。常用的门电路在逻辑功能上有与门、或门、与非门、或非门、与或非门、异或门等几种。门电路是构成各种复杂数字电路的基本逻辑单元，因此应该充分了解他们的逻辑功能及电气特性，以利于熟练应用。

二、器件举例

(一) 74LS08 两输入端与门

1. 型号　74LS08。

2. 管脚　74LS08 为 14 脚封装，其管脚定义如图 3-1 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 工作环境温度 T　$0℃ \leqslant T \leqslant 70℃$。

(3) 高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

(4) 低电平输入电压 V_{IL}　$V_{IL} \leqslant 0.8V$。

标准分享网 www.bzfxw.com 免费下载

(5) 高电平输出电压 V_{OH}　$V_{OH}\geqslant 2.4V$，典型值 3.4V。

(6) 低电平输出电压 V_{OL}　$V_{OL}\leqslant 0.4V$，典型值 0.2V。



图 3-1　74LS08 四 2 输入与门

表 3-1　74LS08 真值表

A	B	Y
L	L	L
L	H	L
H	L	L
H	H	H

4. 应用注意事项　74LS08 国外很多厂家都有此产品。每个芯片含有四个与门电路。由图 3-1 可见 1A、1B、1Y 为一个与门电路，其中 1A、1B 为输入端，1Y 为输出端。其输出与输入之间的关系可见表 3-1 真值表。其中 L 表示低电平，H 表示高电平。从真值表可见，只有当输入全为高电平时，输出才为高电平，否则输出低电平。

5. 应用电路　用图 3-2 所示电路完成多输入逻辑变量的运算。由图可见，X = AB，Y = CD，Z = XY，则Z = XY = (AB)·(CD) = ABCD。即此电路为四输入变量的与逻辑运算。



图 3-2　与逻辑运算

6. 其它器件　根据生产厂家不同，输入端个数不同，以及制造工艺不同，与门电路有很多型号，可以在使用时供我们选择参考。如 7408、74S08、74H11、74S11、74LS08、74LS22、7422、74H22、74S22、T1008、T1011、10104、CC4073、74HC08、74HC11 等。

(二) 74LS32 两输入端或门电路

1. 型号　74LS32。

2. 管脚　74LS32 为 14 脚封装，其管脚定义如图 3-3 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V\leqslant V_{CC}\leqslant 5.25V$。

(2) 工作环境温度 T　$0℃\leqslant T\leqslant 70℃$。

(3) 高电平输入电压 V_{IH}　$V_{IH}\geqslant 2V$。

(4) 低电平输入电压 V_{IL}　$V_{IL}\leqslant 0.8V$。

(5) 高电平输出电压 V_{OH}　$V_{OH}\geqslant 2.7V$，典型值 3.4V。

(6) 低电平输出电压 V_{OL}　$V_{OL}\leqslant 0.4V$，典型值 0.2V。

4. 应用注意事项　74LS32 每个芯片有四个两输入端的或门电路，其管脚安排如图 3-3 所示。

由图 3-3 可见，1A、1B、1Y 为一个或门电路，其中 1A、1B 为输入端，1Y 为输出端。信号从 1A、1B 输入端输入后通过该电路即可在 1Y 得到或逻辑的输出。其输出与输入之间的逻辑关系见表 3-2。从表 3-2 真值表可见，只有当输入全为低电平时，输出才为低电平，否则输出高电平。



图 3-3　74LS32 四 2 输入或门

表 3-2　74LS32 真值表

A	B	Y
L	L	L
L	H	H
L	H	H
H	H	H

5. 应用电路　采用图 3-4 所示电路，实现一种故障报警逻辑处理。设有四个报警信号由 A、B、C、D 四个输入端输入。有报警信号时 A、B、C、D 分别为高电平，只要有其中一路信号报警，则由 Z 端输出一个高电平报警信号。分析图 3-4 电路可知，X＝A＋B，Y＝C＋D，Z＝X＋Y＝A＋B＋C＋D。由或逻辑关系可知，只要 A、B、C、D 其中有一个以上高电平，则输出 Z 即为高电平。即只要有一路报警信号，则电路输出报警信号，可见该电路可完成希望的功能。



图 3-4　或逻辑运算

6. 其它器件　根据生产厂家不同、输入端个数不同和制造工艺等方面的不同，或门电路有很多不同型号，可以在使用时供我们选择参考。如 7432、74S32、C032、CD4071B、CD4072B、74ALS832、10110、10210 等。

（三）74LS04 非门电路

1. 型号　74LS04。

2. 管脚　74LS04 为 14 角封装、其管脚定义如图 3-5 所示。



图 3-5　74LS04 六反相器

3. 主要参数

（1）电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

（2）高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

（3）工作环境温度 T　$0℃ \leqslant T \leqslant 70℃$。

（4）低电平输入电压 V_{IL}　$V_{IL} \leqslant 2V$。

（5）高电平输出电压 V_{OH}　$V_{OH} \geqslant 2.7V$，典型值 3.4V。

（6）低电平输出电压 V_{OL}　$V_{OL} \leqslant 0.5V$，典型值 0.25V。

4. 应用注意事项　74LS04 每个芯片含有六个非门电路，图 3-5 可见其输入输出关系非常清晰。其输入输出逻辑表达式为 $Y=\bar{A}$，即如果输入低电平，则输出高电平；如果输入高电平，则输出低电平。因此非门电路也称为反相器。

5. 应用电路　利用非门电路可以很方便地构成矩形波。如图 3-6 所示为采用 74LS04 构成的方波振荡器。几乎所有的门电路都可以作为方波振荡器应



图 3-6　采用 74LS04 构成的方波振荡器

标准分享网 www.bzfxw.com 免费下载

用，因为它们的输入—输出电平传输特性的过渡区都是高增益放大状态。

由图 3-6 可见，方波振荡器除 3 个非门外还接入了电阻和电容。此电路输出高电平时给电容 C 充电的时间较短、而输出低电平时给电容 C 充电的时间较长，则输出脉冲的占空比 <50%。另外各有关参数取值及计算如下：

$$C=100\text{pF}\sim0.01\mu\text{F}$$
$$R=200\sim1500\Omega$$
$$f\approx1/2.2RC$$

式中　R、C——电路中电阻、电容参数；

f——输出脉冲的频率。

6. 其它器件　非门电路同样也有很多厂家的不同型号产品供使用时选择参考。如 7404、74H04、CD4069、CC4069B、C660、5G641、CC40106、CC4049 等。

（四）74LS00 与非门电路

1. 型号　74LS00。

2. 管脚　74LS00 为 14 脚封装器件，其管脚定义如图 3-7 所示。

3. 主要参数

（1）电源电压 V_{CC}　$4.75\text{V}\leqslant V_{CC}\leqslant5.25\text{V}$。

（2）工作环境温度 T　$0℃\leqslant T\leqslant70℃$。

（3）高电平输入电压 V_{IH}　$V_{IH}\geqslant2\text{V}$。

（4）低电平输入电压 V_{IL}　$V_{IL}\leqslant0.8\text{V}$。

（5）高电平输出电压 V_{OH}　$V_{OH}\geqslant2.7\text{V}$，典型值 3.4V。

（6）低电平输出电压 V_{OL}　$V_{OL}\leqslant0.5\text{V}$，典型值 0.25V。

4. 应用注意事项　74LS00 每个芯片有四个两输入端的与非门电路。由图 3-7 可见 1A、1B、1Y 为一个与非门电路，其中 1A、1B 为输入端，1Y 为输出端。其输入与输出之间的逻辑关系可见表 3-3 真值表。由表可见，只有当输入全为高电平时，输出才为低电平，否则输出高电平。其逻辑关系布尔表示式为 $Y=\overline{AB}$。



图 3-7　74LS00 四 2 输入与非门管脚定义

表 3-3　74LS00 真值表

A	B	Y
L	L	H
L	H	H
H	L	H
H	H	L

5. 应用电路　采用与非门电路现连接成如图 3-8 所示电路，现在通过逻辑分析，可以得知该电路可以完成的逻辑功能。由图可见输出 F 与输入 A、B 之间的布尔关系为：

$$F=\overline{\overline{\overline{AB}\cdot\overline{A\,B}}}$$

利用布尔函数的化简规则，可将上式化简如下：

$$F=\overline{\overline{AB}}\cdot\overline{\overline{A\,B}}=(\overline{A}+\overline{B})\cdot(A+B)=A\overline{B}+\overline{A}B$$

即化简为

$$F=A\overline{B}+\overline{A}B$$

将此函数表达式转换成真值表形式见表 3-4。



图 3-8　与非门应用

表 3-4　真值表

A	B	F
L	L	L
L	H	H
H	L	H
H	H	L

由真值表可见：当输入相同时，输出为低电平，当输入不同时，输出为高电平。此布尔关系也称为异或运算。采用布尔函数表示法可表示为 $F=A\overline{B}+\overline{A}B=A\oplus B$。

6. 其它器件　与非门电路是集成门电路中应用较多的器件，有很多不同厂家型号供我们使用时选择参考。如 74LS20、74LS30、74LS10、74LS133、74LS37、CD4011、CD4012、CD4023、C036、C034、C035、5G601 等。

（五）74LS02 或非门电路

1. 型号　74LS02。

2. 管脚　74LS02 为 14 脚封装器件，其管脚定义如图 3-9 所示。

3. 主要参数

（1）电源电压 V_{CC}　$4.75V\leqslant V_{CC}\leqslant 5.25V$。

（2）工作环境温度 T　$0℃\leqslant T\leqslant 70℃$。

（3）高电平输入电压 V_{IH}　$V_{IH}\geqslant 2V$。

（4）低电平输入电压 V_{IL}　$V_{IL}\leqslant 0.8V$。

（5）高电平输出电压 V_{OH}　$V_{OH}\geqslant 2.7V$，典型值 3.4V。

（6）低电平输出电压 V_{OL}　$V_{OL}\leqslant 0.5V$，典型值 0.25V。

4. 应用注意事项　74LS02 每个芯片含有四个两输入端的或非门电路。由图 3-9 可见 1A、1B、1Y 为一个或非门电路，其中 1A、1B 为输入端，1Y 为输出端。其输入与输出之间的逻辑关系可见表 3-5 真值表。由表可见，只有当输入全为低电平时，输出才为高电平，否则输出低电平。其逻辑关系布尔表示式为 $Y=\overline{A+B}$。



图 3-9　四 2 输入或非门

表 3-5　74LS02 真值表

A	B	F
L	L	H
L	H	L
H	L	L
H	H	L

标准分享网 www.bzfxw.com 免费下载

5. 应用电路　采用与门、或非门、非门连接或如图 3-10 所示电路。由电路 A_i、B_i、C_i 为输入，C_{i+1}、S_i 为输出。由图可见，其输入、输出逻辑关系如下：

$$\begin{cases} S_i = \overline{A_i(\overline{A_iB_i + B_iC_i + A_iC_i}) + B_i(\overline{A_iB_i + B_iC_i + A_iC_i}) + C_i(\overline{A_iB_i + B_iC_i + A_iC_i}) + A_iB_iC_i} \\ C_{i+1} = \overline{\overline{A_iB_i + B_iC_i + A_iC_i}} \end{cases}$$

将上式展开、化简得：

$$\begin{cases} S_i = A_i\overline{C}_{i+1} + B_i\overline{C}_{i+1} + C_i\overline{C}_{i+1} + A_iB_iC_i \\ C_{i+1} = A_iB_i + B_iC_i + A_iC_i \end{cases}$$

再将 C_{i+1} 代入 S_i 中，可将前式化为：

$$\begin{cases} S_i = A_i\overline{B}_i\overline{C}_i + \overline{A}_iB_i\overline{C}_i + \overline{A}_i\overline{B}_iC_i + A_iB_iC_i \\ C_{i+1} = A_iB_i + B_iC_i + A_iC_i \end{cases}$$



图 3-10　应用电路

表 3-6　真值表

A_i	B_i	C_i	S_i	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

按此布尔函数关系，列写出真值表见表 3-6。可见，如果 A_i、B_i 为相加的两个二进制数，C_i 为低位进位，则 S_i 即为运算的和，C_{i+1} 为此运算产生的进位。因此，此电路为一个一位全加器电路。

6. 其它器件　能完成或非门运算的集成电路很多。如 74LS25、74LS27、74LS36、C037、C038、C039、CD4001B、CD4002B、CD4025、T1002 等。

（六）74LS86 异或门电路

1. 型号　74LS86。

2. 管脚　74LS86 为 14 角封装器件，其管脚定义如图 3-11 所示。

3. 主要参数

（1）电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

（2）工作环境温度 T　$0℃ \leqslant T \leqslant 70℃$。

（3）高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

（4）低电平输入电压 V_{IL}　$V_{IL} \leqslant 0.8V$。

（5）高电平输出电压 V_{OH}　$V_{OH} \geqslant 2.4V$，典型值 3.4V。

（6）低电平输出电压 V_{OL}　$V_{OL} \leqslant 0.4V$，典型值 0.2V。

4. 应用注意事项　74LS86 每个芯片含有四个两输入端的异或门电路。由图 3-11 可见 1A、1B、1Y 为一个异或门电路，其中 1A、1B 为输入端，1Y 为输出端。其输入与输出之间

的逻辑关系见表 3-7 异或逻辑真值表。由表可见，输入相同、输出为 0；输入不同、输出为 1，其逻辑关系布尔表达式为 $Y=A\oplus B$。用与或非的形式，也可表示为 $Y=A\overline{B}+\overline{A}B$。



图 3-11　四 2 输入异或门

表 3-7　异或逻辑真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

5. 应用电路　针对图 3-10 所示电路，可以非常方便地列出其输入输出逻辑关系式，经化简后，我们可以得到如下输入输出函数关系：

$$\begin{cases} S_i=A_i\overline{B}_i\overline{C}_i+\overline{A}_iB_i\overline{C}_i+\overline{A}_i\overline{B}_iC_i+A_iB_iC_i \\ C_{i+1}=A_iB_i+B_iC_i+A_iC_i \end{cases}$$

再进一步变换为：

$$\begin{cases} S_i=(A_i\overline{B}_i+\overline{A}_iB_i)\,\overline{C}_i+(\overline{A}_i\overline{B}_i+A_iB_i)\,C_i \\ C_{i+1}=A_iB_i+B_iC_i+A_iC_i \end{cases}$$

进一步合并为：

$$\begin{cases} S_i=(A_i\oplus B_i)\,\overline{C}_i+(\overline{A_i\oplus B_i})\,C_i \\ C_{i+1}=A_iB_i+B_iC_i+A_iC_i \end{cases}$$

写成更简化的形式为：

$$\begin{cases} S_i=A_i\oplus B_i\oplus C_i \\ C_{i+1}=A_iB_i+B_iC_i+A_iC_i \end{cases}$$

则前面图 3-10 电路中 S_i 部分也可以用两路异或门实现，即采用 1 片 74LS86 即可以实现 S_i 的运算。

三、门电路的其它用途

门电路除了作为各种基本逻辑门功能外，还可以单独使用，实现采样、选通、禁止功能。以下我们分别来看一下，如何通过门电路来实现这三种功能。我们把门电路的输入信号分为两类，一类是输入信号，另一类是控制信号。输出信号是输入信号和控制信号逻辑运算的结果。



图 3-12　采样逻辑

（一）采样逻辑

如图 3-12 所示，控制信号 C 用来检测输入信号 A 是高电平还是低电平。也就是用来检测 A 信号的高低电平状态或是否存在。在控制信号为高电平期间，X 输出高电平，说明在此期间 A 信号为高

标准分享网 www.bzfxw.com 免费下载

电平；如 X 输出为低电平，说明在此期间 A 输入信号为低电平。在实际应用系统中，有时控制信号 C 要对许多输入信号进行采样，以便产生一组同步（同时刻）的输出信号脉冲，通常此情形我们称为“同步”，在计数器部分常会见到完成此功能的部件。

（二）选通逻辑

如图 3-13 所示，控制信号 C 出现于要求输入信号 A 通过的可能时间内。此控制信号 C 的宽度必须而且仅仅要求能保证 A 信号能够通过。其余的时间里，A 信号是不能从此门电路通行的。假设选通控制信号 C 是定时信号，则输入 A 信号是在定时的期间内要处理或要去执行任务的信号，此时采用这种选通门即可以完成选通逻辑操作。



图 3-13　选通逻辑

（三）禁止逻辑

图 3-14 所示，控制信号 C 将对输入信号 A 起禁止通过的作用，即当控制信号 C 为低电平时 A 信号是不能通过的，只有当 C 信号为高电平时，A 信号才能通过。

上述三种门电路的应用，也常在同一个系统中同时出现，也有时控制信号来自同一信号源 C，此信号经门电路进行逻辑组合变换后再去执行不同的任务。



图 3-14　禁止逻辑

四、门电路工作条件和特性

门电路只有在满足其工作条件下，才能完成其逻辑功能。前面已部分说明了一些 TTL 门电路的电压特性。其它特性，如时钟频率、高电平输入电流、高电平输出电流、低电平输入输出电流、电源电流、保持时间、传输时间、脉冲宽度、建立时间、跳变时间等，需要详细了解其参数时，可查阅有关手册。

五、集电极开路的门电路

在用门电路组成各种逻辑电路时，如能将输出端直接并联，有时能大大简化电路。然而前面介绍的门电路不能如此应用。因为在推拉式输出级的电路中，无论输出是高电平时还是低电平时输出电阻都很小。如两个门电路输出直接并联在一起，倘若一个门输出高电平，另一个输出低电平，则必将有很大的负载电流同时流经两个门电路的输出级。这个电流远远超过了正常工作电流，甚至会使门电路损坏。

解决这个问题的方法是把输出级改为集电极开路的电路结构，做成集电极开路输出的门电路，简称为 OC 门。这种门电路在工作时需外接负载电阻和电源。只要电阻阻值和电源电压的数值选择得当，就能够做到既能保证输出的高、低电平符合要求，输出级的负载电流又不致过大。

此类电路很多，如 74LS01、74LS03、74LS05、74LS06、74LS07、74LS09、74LS12、74LS15 等。

六、三态输出门电路

三态输出门电路（简称三态门）是在普通门电路的基础上增加了控制端和控制电路而构成的。通过控制端的控制三态门的输出有三种可能的输出状态：高阻、高电平、低电平，因此这种电路称为三态门。

在一些较复杂的数字系统（例如微型计算机）中，为了减少连线的数目，希望在同一条导线上分时传递若干门电路的输出信号，这时就可以用三态门来实现。即通公共的传输线（总线）轮流传送信号，而总线上信息互不干扰。

三态输出门还经常做成单输入、单输出的总线驱动器，并且输入与输出有同相和反相两种类型。利用三态输出门电路还可以实现数据的双向传递。

第二节　触发器和锁存器

在数字电路中不但需要对数字信号进行算术运算或逻辑运算，而且还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。我们把能够存储一位数字信号的基本单元电路称做触发器。

为完成以上功能，触发器必须具备以下几个基本特点：

1）具有两个能自行保持的稳定状态，用来表示逻辑状态的 1 和 0。

2）根据不同的输入信号可以置成 1 或 0 状态。

3）在输入信号消失后，能将获得的新状态保存下来。

根据触发器在电路结构上的不同特点，可以分为基本 RS 触发器、同步 RS 触发器、主从触发器、维持阻塞触发器和边沿触发器。不同的电路结构具有不同的动作特点，在应用时应给予充分的重视。同时，触发器按逻辑功能又可以划分为 RS 触发器、T 触发器、D 触发器、JK 触发器。其中功能最完善的是 JK 触发器，其次是 D 触发器。

锁存器也称为锁存触发器，实质上仅是“主从触发器”中的一半，或者可以认为是 D 触发器中的二分之一，仅完成一次锁存作用，因此锁存器是实质上更简单的触发器。

一、触发器的电路结构及动作特点

1. 基本 RS 触发器的电路结构及动作特点

（1）电路结构及工作原理　前一节的各种门电路虽然都有两种不同的输出状态，但都不能自动保持其状态。即输出状态跟随输入状态的变化，不具有记忆功能。但是门电路经过一定形式连接后，其功能会有很大的改变。如图 3-15 所示，两个与非门按交耦形式连接，即构成了基本的 RS 触发器，下面分析其工作原理。



图 3-15　基本 RS 触发器

Q 与 $\overline{Q}$ 为触发器的输出端，两者的逻辑状态在正常条件下保持相反。此触发器有两种稳定状态：一个状态是 $Q=1$，$\overline{Q}=0$，称为置位状态（“1”态）；另一个状态是 $Q=0$，$\overline{Q}=1$，称为复位状态（“0”态）。相应的输入端分别称为直接置位端或直接置“1”端 S_D 和直接复位端或直接置“0”端 R_D。以下分四种情况来分析其输出与输入的逻辑关系。

当 $S_D=1$、$R_D=0$ 时，设触发器的初始状态为“1”态，即 $Q=1$，$\overline{Q}=0$。由于与非门 G_B 有一个输入端为“0”，其输出 $\overline{Q}$ 变为“1”；而与非门 G_A 的两个输入端全为“1”，其输出端Q变为“0”。即在 R_D 端输入零后，输出状态为 0，即使该信号去除也能保持该状态不变。

当 $S_D=0$、$R_D=1$ 时，设触发器的初始状态为“0”态，即 $Q=0$，$\overline{Q}=1$。由于与非门 G_A 有一个输入端为“0”，其输出 Q 变为“1”；而与非门 G_B 的两个输入端全为“1”，其输出端

标准分享网 www.bzfxw.com 免费下载

$\overline{Q}$ 变为“0”。所以在 S_D 端入零后，即使 S_D 信号消失后也能保持该状态不变。

当 $S_D=1$、$R_D=1$ 时，电路将维持原来的状态不变，即具有存储或记忆功能。

当 $S_D=0$、$R_D=0$ 时，$Q=\overline{Q}=0$，这既不是定义的 1 状态，也不是定义的 0 状态。而且，在 S_D、R_D 的低电平同时消失后，无法断定触发器恢复为 0 状态还是 1 状态。因此，在正常工作时输入信号应禁止同时输入低电平。

由前面分析可知，基本 RS 触发器有两个稳定状态，它可以直接使 Q 输出为 1 或 0，并具有存储或记忆功能。在直接置位端输入 0（$S_D=0$）即可置位（Q=1），在直接复位端输入 0（$R_D=0$）即可复位（Q=0）。0 信号去除后，R_D、S_D 都为“1”态高电平（平时固定接高电平），此时触发器保持原状态不变，实现存储或记忆功能。

把上述逻辑关系列成真值表，就得到了表 3-8 的状态表。图 3-16 是基本 RS 触发器的逻辑符号，图中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲（低电平）来置位或复位，即低电平有效。

表 3-8　基本 RS 触发器状态表

S_D	R_D	Q
1	0	0
0	1	1
1	1	不变
0	0	不定



图 3-16　逻辑符号

（2）动作特点　在基本 RS 触发器电路中，由于 S_D 和 R_D 的输入信号直接加到了输出门上，所以输入信号在全部作用时间内（即 S_D 或 R_D 为低电平的全部时间内），都能直接改变输出端 Q 和 $\overline{Q}$ 的状态，此为基本 RS 触发器的动作特点。由此缘故，又把 S_D 和 R_D 称做直接置位端和直接复位端，同时把基本 RS 触发器叫做直接置位、复位触发器。

2. 同步 RS 触发器的电路结构及动作特点　在数字系统中为协调各部分的动作，常常要求某些触发器于同一时刻动作。因此，须引入同步信号，以使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把此同步信号叫做时钟脉冲信号，或简称时钟信号、时钟，用 CP 表示。

（1）电路结构及工作原理　图 3-17 为一种同步 RS 触发器电路结构。由图可见电路包含两个组成部分：由 G_A、G_B 组成的基本 RS 触发器和由 G_C、G_D 组成的输入控制门电路。

当 CP=0 时，门 G_C、G_D 截止，输入信号 S、R 不起作用，触发器的输出状态不变。

当 CP=1 时，S、R 信号通过 G_C、G_D 作用于 G_A 和 G_B 组成的基本 RS 触发器上，使 Q 和 $\overline{Q}$ 的状态跟随输入状态的变化而改变。

表 3-9 为同步 RS 触发器的状态表。表中 Q_n 为触发器原来的状态（也称为初态），Q_{n+1} 为触发器新的状态（也称为次态）。由表可见只有 CP=1 时触发器的状态才受输入信号控制，而且状态表中 CP=1 的部分与基本 RS 触发器的状态表相同，与其一致。

在使用同步 RS 触发器的过程中，有时需要在 CP 信号到来之前预先将触发器置成指定状态，因此图 3-16 所示同步 RS 触发器专门设置了置位端 S_D 和复位端 R_D。另外，在用 S_D 或 R_D 将触发器置 1 或置 0 时，应在 CP=0 的状态下进行，否则在 S_D 或 R_D 所加低电平消失后，预置的状态不一定能保持下来。



图 3-17　一种同步 RS 触发器电路结构

表 3-9　同步 RS 触发器状态表

S	R	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	不定

（2）动作特点　在 CP＝1 的全部时间里 S 和 R 信号都能通过 G_C、G_D 加到基本 RS 触发器上，所以在 CP＝1 的全部时间内 S 和 R 的变化都将引起触发器状态作相应的改变。这一工作特点降低了电路抵御干扰信号的能力。

3. 主从触发器的电路结构及动作特点

（1）电路结构　图 3-18 所示为主从结构的 JK 触发器逻辑图，它由两个由“与非”门构成的同步 RS 触发器组成，两个触发器分为主触发器和从触发器，通过一个非门将两个触发器联系起来。因为时钟脉冲先使主触发器状态发生变化（即翻转），而后使从触发器状态发生变化，故称之为主从触发器。

由图 3-18 可见，当时钟脉冲来到后，即 CP＝1 时，非门的输出为 0，使得从触发器状态不变。此时主触发器状态是否变化，要看其状态以及 JK 输入端所处的状态而决定（图中 $S=J\overline{Q}$，$R=KQ$）。当 CP 从 1 下跳变为 0 时，主触发器的状态不变。此时非门输出变为 1，主触发器即可以将信号送到从触发器，使两者状态一致。通过电路分析，我们可以得到表 3-10 JK 触发器的状态表。



图 3-18　主从结构的 JK 触发器逻辑图

表 3-10　JK 触发器的状态表

J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q}_n$

（2）动作特点　主从结构触发器有两个共同的动作特点：

其一，触发器的翻转分两步动作。第一步，在 CP＝1 期间主触发器接收输入端的信号，被置成相应的状态，而从触发器不动；第二步，CP 下降沿到来时从触发器按照主触发器的状态翻转，使 Q、$\overline{Q}$ 作相应的状态改变。

其二，因为主触发器本身是一个同步 RS 触发器，所以在 CP＝1 的全部时间里输入信号都将对主触发器起控制作用。

由于存在以上动作特点，在使用主从结构触发器时经常遇到一个非常重要的现象，就是当 CP 的下降沿到达时从触发器的状态并不一定按此刻输入信号的状态翻转。因此在使用主从结构触发器时必须注意：只有在 CP＝1 的全部时间里输入状态始终保持不变的条件下，

标准分享网 www.bzfxw.com 免费下载

用 CP 下降沿到达时的输入状态决定触发器的次态才肯定是对的。否则，必须考虑 CP＝1 期间输入状态的全部过程，才能确定 CP 下降沿到来后触发器的次态。

在实际的数字系统中，触发器的输入端很难保证不出现一些随机的噪声干扰电压，如恰好出现在 CP＝1 期间里，就完全可能使触发器发生误动作。因此，主从结构的触发器的抗干扰能力存在一定的问题。

4．边沿触发器的动作特点　为了提高触发器的工作可靠性，增强抗干扰能力，人们希望触发器的次态仅取决 CP 脉冲的下降沿（或上升沿）到达时刻输入信号的状态，即希望在 CP 脉冲到达之前和之后输入状态的变化对触发器的状态没有影响。为实现这一设想，许多公司相继研制出了各种边沿触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有维持阻塞触发器、利用 CMOS 传输门的边沿触发器、利用传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等几种。这些触发器具有共同的动作特点，即触发器的次态仅取决于 CP 脉冲的有效沿到来时输入端的逻辑输入状态，其它时间输入信号对触发器的状态没有影响。

二、触发器的逻辑功能

集成触发器从逻辑功能角度来看，主要有 RS、JK、D 三种。

1．RS 触发器　凡逻辑功能符合表 3-9 状态表所规定的逻辑功能的电路，即为 RS 触发器。由表 3-9 可以得到 RS 触发器的逻辑函数式为

$$\begin{cases} Q_{n+1} = S + \overline{R}Q_n \\ SR = 0 \text{（约束条件）} \end{cases}$$

上式也称为 RS 触发器的特性方程。

另外，还可以用状态转换图来形象地表示 RS 触发器的逻辑功能，如图 3-19 所示。图中两个小圆圈分别代表触发器的两个状态，以箭头表示状态转换方向，同时在箭头的旁边注明状态转换条件。

2．JK 触发器　凡是逻辑功能符合表 3-10 状态表所规定的逻辑功能的电路，即为 JK 触发器。由表 3-10 可以得到 JK 触发器的逻辑函数式为

$$Q_{n+1} = J\overline{Q}_n + \overline{K}Q_n$$

此为 JK 触发器的特性方程。

另外，也可以画出 JK 触发器的状态转换图，如图 3-20 所示。



图 3-19　RS 触发器状态转换图



图 3-20　JK 触发器状态转换图

3．D 触发器　凡是逻辑功能符合表 3-11 状态表所规定的逻辑功能的电路，即为 D 触发器。由表 3-11 可以得到 D 触发器的特性方程如下：

$$Q_{n+1}=D$$

同样，也可以画出 D 触发器的状态转换图如图 3-21 所示。

表 3-11　D 触发器状态表

D	Q_n	Q_{n+1}
0	0	0
0	1	0
1	0	1
1	1	1



图 3-21　D 触发器状态转换图

不同逻辑功能的触发器之间可以相互转换，此时，外围一般应加入适当的转换电路。

同一种逻辑功能的触发器可以用不同的电路结构实现；同一种电路结构的触发器也可以制成不同的逻辑功能。应注意逻辑功能和电路结构型式是完全不同的两个概念。在使用触发器时，不仅要知道其逻辑功能，还必须知道它的电路结构类型。只有这样，才能把握其动作特点，作出正确、合理的设计。

三、触发器的应用举例

（一）边沿 JK 触发器的应用

1. 器件型号　74H103。

2. 管脚　74H103 为 14 脚双列直插式芯片其管脚定义如图 3-22 所示。

3. 主要参数

（1）电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

（2）工作环境温度 T　$0℃ \leqslant T \leqslant 70℃$。

（3）高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

（4）低电平输入电压 V_{IL}　$V_{IL} \leqslant 0.8V$。

（5）脉冲宽度 t_w　$t_w \geqslant 20ns$。

（6）建立时间 t_{su}　$t_{su} \geqslant 13ns$。

（7）高电平输出电压 V_{OH}　$V_{OH} \geqslant 2.4V$，典型值 3.4V。

（8）低电平输出电压 V_{OL}　$V_{OL} \leqslant 0.4V$，典型值 0.2V。

4. 应用注意事项　74H103 为下降沿触发的 JK 触发器，每个芯片含有两个 JK 触发器。带标号 1 的为第 1 个触发器，带有标号 2 的为第 2 个触发器。Cr 端为清除端。JK 触发器可参阅表 3-10 的状态转换表。

5. 应用电路　图 3-23 为 JK 触发器及门电路构成的一个具体应用电路，电路中 JK 触发器即采用 74H103。由图可见各级触发器的激励信号为：$J_1=1$、$K_1=1$；$J_2=K_2=Q_1^n$；$J_3=$



图 3-22　74H103 管脚定义



图 3-23　同步二进制加法计数器

标准分享网 www.bzfxw.com 免费下载

$K_3=Q_2^nQ_1^n$；$J_4=K_4=Q_3^nQ_2^nQ_1^n$。将以上激励方程代入 JK 触发器的特性方程 $Q^{n+1}=J\overline{Q}^n+\overline{K}Q^n$，得各级触发器的状态转移方程如下各式：

$$\begin{cases} Q_1^{n+1}=\overline{Q}_1^n \\ Q_2^{n+1}=Q_1^n\overline{Q}_2^n+\overline{Q}_1^nQ_2^n \\ Q_2^{n+1}=Q_2^nQ_1^n\overline{Q}_2^n+\overline{Q_2^nQ_1^n}Q_3^n \\ Q_4^{n+1}=Q_2^nQ_2^nQ_1^n\overline{Q}_4^n+\overline{Q_3^n\overline{Q_2^n\overline{Q_1^n}}}Q_4^n \end{cases}$$

输出方程为

$$Z=Q_4^nQ_3^nQ_2^nQ_1^n$$

由状态转移方程和输出方程可以得到表 3-12 所示状态转换表。

表 3-12　计数器状态转换表

序　号	原状态[S(t)]				次态[N(t)]				输　出
	Q_4	Q_3	Q_2	Q_1	Q_4	Q_3	Q_2	Q_1	Z
0	0	0	0	0	0	0	0	1	0
1	0	0	0	1	0	0	1	0	0
2	0	0	1	0	0	0	1	1	0
3	0	0	1	1	0	1	0	0	0
4	0	1	0	0	0	1	0	1	0
5	0	1	0	1	0	1	1	0	0
6	0	1	1	0	0	1	1	1	0
7	0	1	1	1	1	0	0	0	0
8	1	0	0	0	1	0	0	1	0
9	1	0	0	1	1	0	1	0	0
10	1	0	1	0	1	0	1	1	0
11	1	0	1	1	1	1	0	0	0
12	1	1	0	0	1	1	0	1	0
13	1	1	0	1	1	1	1	0	0
14	1	1	1	0	1	1	1	1	0
15	1	1	1	1	0	0	0	0	1

由表可见，假设在计数脉冲输入之前，电路处于 0000 的状态。则在第 1 个计数脉冲的下降沿到达后，计数器状态转变为 0001 状态，表示已经输入了 1 个计数脉冲。在第 2 个计数脉冲到来之前，计数器稳定于 0001 状态。在第 2 个计数脉冲下降沿后，计数器的状态由 0001 转移到 0010，表示已输入了 2 个计数脉冲，余下类推。在序号“15”时，计数器稳定状态为 1111，表示已输入了 15 个计数脉冲。当第 16 个计数脉冲输入后，计数器由 1111 状态转移到 0000 状态，即回到初始全 0 状态。表明完成了一次状态转移的循环，输出端输出一个脉冲 Z=1。此后每输入 16 个计数脉冲，计数器状态循环一次。可见，此电路为模是 16 的加法计数器。如果计数器从 0000 开始计数，其不同的状态可以表示已经输入的计数脉冲的数目，计满后从 Z 产生进位输出信号。

6. 其它器件　具有 JK 触发器逻辑功能的器件很多，如 74LS73、74H73、74H72、7470、74H106、74S112、74LS112、74S113、74LS114、74376 等。

（二）D 触发器的应用

1. 器件型号　74LS175。

2. 管脚　74LS175 为 16 脚双列直插式芯片，其管脚定义如图 3-24 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 工作环境温度 T　$0℃ \leqslant T \leqslant 70℃$。

(3) 高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

(4) 低电平输入电压 V_{IL}　$V_{IL} \leqslant 0.8V$。

(5) 时钟频率 f_{clock}　$f_{clock} \leqslant 30MHz$。

(6) 建立时间 t_{su}　$t_{su} \geqslant 25ns$。

4. 应用注意事项　74LS175 为上升沿触发的 D 触发器，每个芯片含有四个 D 触发器。由图 3-24 可知，第 9 脚 CP 为时钟输入端，第 1 脚$\overline{Cr}$为清除端。当时钟输入端处于高电平或低电平时，D 输入信号对输出没有影响。只有在时钟的上升沿，输出与输入状态一致。



图 3-24　74LS175 管脚定义



图 3-25　D 触发器应用电路

5. 应用电路　图 3-25 所示电路由三个 D 触发器和六个与门组成。其三个 D 触发器即选择 1 片 74LS175 实现。电路无外输入信号，仅在时钟作用下发生状态转换，并产生六个输出信号。

由图可以看出电路的输出函数和激励函数表达式为

$$Z_6 = \overline{y_2}\,\overline{y_0},\ Z_5 = \overline{y_1}y_0,\ Z_4 = \overline{y_2}y_1$$

$$Z_3 = y_2y_0,\ Z_2 = y_1\overline{y_0},\ Z_1 = y_2\overline{y_1}$$

$$D_2 = y_1\ ,\ D_1 = y_0\ ,\ D_2 = \overline{y_2}$$

因为 D 触发器的次态方程为 $Q^{n+1} = D$，则电路的次态方程为

$$y_2^{n+1} = y_1,\ y_1^{n+1} = y_0,\ y_0^{n+1} = \overline{y_2}$$

由次态方程和输出方程，作出表 3-13 所示状态转换表。

表 3-13　状态转换表

现态			次态			输出					
y_2	y_1	y_0	$y_2^{(n+1)}$	$y_1^{(n+1)}$	$y_0^{(n+1)}$	Z_6	Z_5	Z_4	Z_3	Z_2	Z_1
0	0	0	0	0	1	1	0	0	0	0	0
0	0	1	0	1	1	0	1	0	0	0	0
0	1	0	1	0	1	1	0	1	0	1	0
0	1	1	1	1	1	0	0	1	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1
1	0	1	0	1	0	0	1	0	1	0	0
1	1	0	1	0	0	0	0	0	0	1	0
1	1	1	1	1	0	0	0	0	1	0	0

标准分享网 www.bzfxw.com 免费下载

由状态转换表作如图 3-26 所示状态图。再根据状态图作出图 3-27 所示的时序图。



图 3-26　状态图



图 3-27　时序图

由时序图可知，该电路是一个脉冲分配器。电路中的三个触发器构成模为 6 的计数器，再经过六个与门依次产生六倍于时钟脉冲周期的脉冲信号分配到六个输出端。

6. 其它器件　具有 D 触发器逻辑功能的器件有 74LS74、74LS174、74LS273、74LS374、74LS377、74LS378、74LS379、74LS388、74ALS575、74LS574、74576、74ALS577、CD40174B、CD40175B 等。

第三节　寄　存　器

一、功能

寄存器是用来暂时存放参与运算的数据和运算结果的一类器件。触发器是寄存器构成的基本单元，一个触发器只能存放一位二进制数，要存放 n 位二进制数，内部就应使用 n 个触发器。

寄存器存放数码的方式有并行和串行两种。并行方式就是各位同时进行操作；串行方式则是数码从一个输入端逐位进行输入操作。

寄存器按有无移位功能常分为数码寄存器和移位寄存器。数码寄存器只有寄存数码和清除原有数码的功能。移位寄存器不仅具有存放数码而且具有移位的功能。所谓移位，就是每当来一个移位脉冲（时钟脉冲），触发器的状态便向右或向左移一位，也就是指寄存的数码可以在移位脉冲的控制下依次进行移位。移位寄存器在计算机中应用非常广泛。

二、器件举例

下面举例说明寄存器的具体应用。

1. 器件型号　74LS194。

2. 管脚　74LS194 为 16 脚双列直插式芯片，其管脚定义如图 3-28 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 工作环境温度 T　$0℃ \leqslant T \leqslant 70℃$。



图 3-28　74LS194 管脚定义

(3) 最高时钟频率 f_{clock}　$f_{clock}\leqslant 25MHz$。

(4) 时钟或清除脉冲宽度 t_w　$t_w\geqslant 20ns$。

(5) 建立时间 t_{su}　$t_{su}\geqslant 30ns$。

(6) 电源电流 I_{CC}　$I_{CC}\leqslant 33mA$。

(7) 高电平输入电压 V_{IH}　$V_{IH}\geqslant 2V$。

(8) 低电平输入电压 V_{IL}　$V_{IL}\leqslant 0.8V$。

4. 应用注意事项　74LS194 为四位双向通用移位寄存器，该寄存器有四种不同的工作方式，即：

并行送入

右移（从 Q_1 到 Q_3 方向）

左移（从 Q_3 到 Q_1 方向）

禁止时钟（空操作）

当加有四位数据并且两个方式控制输入端 M_B 和 M_A 均为高电平时就可以完成并行置数。在时钟输入正跳变后数据被置入相应的触发器并出现于输出端。在置数期间，串行数据流被禁止。

当 M_A 为高电平，M_B 为低电平时，在时钟脉冲上升沿到来时，完成同步右移操作。此方式的串行数据在右移数据输入端送入。当 S_0 为低电平，S_1 为高电平时，数据同步左移，并且新的数据在左移串行输入端送入。

当两个方式控制输入端都为低电平时，触发器的时钟被禁止。

5. 应用电路　图 3-29 为 74LS194 实际应用电路。由电路可知，74LS194 双向移位寄存器工作在右移串行数据输入方式，右移串行输入信号 D_R 即电路输出信号 Z，其逻辑函数表达式为

$$Z=D_R=\overline{Q_3Q_2}$$



图 3-29　74LS194 实用电路

初态 $Q_0Q_1Q_2Q_3$ 如果假设为 0000，根据 74LS194 的功能及 D_R 的函数表达式，可以列出该电路的状态转换表见表 3-14。

表 3-14　状态转换表

现态				输入	次态			
Q_0	Q_1	Q_2	Q_3	D_R	$Q_3^{(n+1)}$	$Q_1^{(n+1)}$	$Q_2^{(n+1)}$	$Q_3^{(n+1)}$
0	0	0	0	1	1	0	0	0
1	0	0	0	1	1	1	0	0
1	1	0	0	1	1	1	1	0
1	1	1	0	1	1	1	1	1
1	1	1	1	0	0	1	1	1
0	1	1	1	0	0	0	1	1
0	0	1	1	0	0	0	0	1
0	0	0	1	1	1	0	0	0

根据状态转换表，可以画出如图 3-30 所示的时序图。

由时序图可知，该电路是一个分频系数为 7 的分频器。

标准分享网 www.bzfxw.com 免费下载

利用移位寄存器构成分频器的应用很普遍，一般采用右移方式，并有一定的组成规律。若将寄存器的第 i 位输出求反，反馈到低位输入，可构成分频系数 K = 2i 的分频器（偶数分频器）；若将寄存器的第 i 位和 i－1 位输出进行与非运算后反馈到低位输入，则可构成分频系数为 K = 2i － 1 的分频器（奇数分频器）。在以上的实用电路中，反馈输入信号为第 4 位输出 Q_3 和第 3 位输出 Q_2 进行与非运算（$D_R=\overline{Q_3Q_2}$），因此分频系数 K＝2×4－1＝7。



图 3-30　时序图

6. 其它器件　具有寄存器功能的器件很多。如 74LS91、74LS95、74LS96、74LS164、74LS165、74LS166、74LS178、74LS179、C422、C423、C424、CD4014、CD4015、CD40104、MC14562B。

第四节　计　数　器

一、功能

计数器具有累积计数脉冲的功能，是一种基本的数字积分器。其累计输入脉冲的数目，就像我们数数目一样，1、2、3…，最后给出累计的总数。计数器一般是以 JK 触发器或 D 触发器作为基本单元。

计数器按计数方式可分为三种基本方式。对输入脉冲个数的增加而使计数器计数个数递增的计数器称作“加法计数器”，递减的称作“减法计数器”，具有以上这两种功能的计数器称为“可逆计数器”或“加/减计数器”。

按时钟工作方式，计数器有“同步式”和“异步式”两种。同步式是内部各级触发器的时钟输入并联连接，使用同一个外加计数时钟 CLK，在计数过程中内部各级触发器的输出变化都与 CLK 同步，因此各级触发器的输出若经译码后，不会产生毛刺。但同步式中，时钟要驱动各级触发器、负荷重，易引起时钟波形畸变，因此需要用缓冲级，并且不可能驱动太多的级数。异步式，只有第一级触发器是采用外加的计数时钟驱动，其余各级触发器的时钟都是由前一级的计数输出来驱动，从计数脉冲输入来看负荷小，不会引起波形畸变。但异步式在构成各位输出的触发器都存在传送延迟时间；并且随着触发器级数的增加，延迟也增大，因此工作频率不能太高；同时因为各级输出状态的变化不会在同一时刻进行，致使各级触发器输出呈现波动状态，如果将此信号直接送给译码器，很容易产生毛刺干扰。

计数器按输出形式可分为三种：二进制式、BCD 式、时序分配式。二进制式是最基本的形式，每个内部的触发器单元就是二进制计数的一位，有四个触发器组成的计数器，称作 4 位二进制计数器，n 级触发器则可以计数到 2^n-1。BCD 式是二进制的一种特殊形式，它只用 4 位二进制计数的前 10 个状态（即0000～1001）。来表示一位十进制数，这类计数器也称作 BCD 码计数器。时序分配式是计数器输出带有简单的译码电路，经译码输出，输出端

得到按一定时序顺次出现高或低电平的脉冲序列。

另外，有些计数器还具有预置功能，每当计数到某一数值如全“0”或全“1”时，则采用预置方式，把计数内容置入计数器，然后启动计数器开始工作。

二、器件举例

下面以 T4193 为例说明集成计数器的应用。

1. 器件型号　T4193。

2. 管脚　T4193 为 16 脚双列直插式芯片，其管脚定义如图 3-31 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 工作环境温度 T　$0℃ \leqslant T \leqslant 70℃$。

(3) 最高时钟频率 f_{clock}　$f_{clock} \leqslant 25MHz$。

(4) 输入脉冲宽度 t_w　$t_w \geqslant 20ns$。

(5) 数据建立时间 t_{su}　$t_{su} \geqslant 20ns$。

(6) 高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

(7) 低电平输入电压 V_{IL}　$V_{IL} \leqslant 0.8V$。



图 3-31　T4193 管脚定义

4. 应用注意事项　T4193 为四位二进制加/减计数器。其中按图 3-31 管脚定义，ABCD 是并行输入端。$Q_AQ_BQ_CQ_D$ 为计数输出端。$\overline{LD}$是并行输入控制（低电平有效），$\overline{LD}$也称为“预置/计数”控制端。Cr 为复零控制端，当 Cr 为高电平时，将迫使所有输出为低电平。CP_D 和 CP_U 为两个时钟输入端，在 CP_D 为高电平的条件下，CP_U 加上跳时钟就加 1 计数，在 CP_U 为高电平的条件下，CP_D 加上跳时钟就减 1 计数。$\overline{Q}_{CC}$是作加计数时的进位输出，在计数成为 $Q_A \sim Q_D = 9$ 期间，产生对应 CP_U 为低电平的低电平脉冲输出。$\overline{Q}_{CB}$是作减计数时的借位输出，在计数成为全 0 时，产生对应 CP_D 为低电平的低电平脉冲输出。

5. 应用电路　图 3-32 所示电路为 T4193 与基本的门电路结合构成的逻辑电路。T4193 的 Cr 端接地，CP_D 端接高电平，置数控制信号$\overline{LD}$由计数器状态的 $Q_DQ_CQ_BQ_A$ 经过三个逻辑门产生。当$\overline{LD}=0$ 时，计数器处于置数状态；当$\overline{LD}=1$ 时，计数器在加计数脉冲 CP_U 作用下进行加 1 计数。$\overline{LD}$的逻辑表达式如下：



图 3-32　T4193 应用电路

$$\overline{LD} = (Q_D + Q_B + Q_C + Q_A) \cdot \overline{Q_DQ_CQ_A}$$

由$\overline{LD}$的逻辑表达式可知，当 $Q_DQ_CQ_BQ_A = 0000$ 或者由 1100 变为 1101 时，$\overline{LD}=0$，使计数器立即置入数据 DCBA=0011，然后按加 1 计数工作。则电路的状态变化序列为



标准分享网 www.bzfxw.com 免费下载

由此可知，该电路为一个余3码加1计数器。

6. 其它器件　作为计数器，根据进制不同、加计数或减计数方式不同、以及时钟工作方式的不同。有很多不同型号的器件供我们选择参考。如74LS90、74LS93、74LS160、161、162、163、168、169、176、177、190、191、192、193、393、C180、C181、按序号增加直到C189、CD4018、CD4020、CD4029B、CD40102B等。

第五节　译码器和编码器

一、功能

所谓编码，就是在选定的一系列二进制代码中赋予每个代码以固定的含意。而执行此编码功能的电路通称为编码器。译码恰好为编码的逆过程，它是将每个代码的含意翻译出来，给出对应的一系列输出信号。而完成此译码功能的逻辑电路通称为译码器。

按照编码或译码的基本功能，则仅需要逻辑门电路组合就能构成。但是，有的还需要能够具有锁存、工作禁止/选通、三态选通控制等辅助功能。因此还常常包含有这些相应的功能部分如锁存器、三态选通门。这些功能在微机系统、通信、控制、显示等方面需经常使用。

二、器件举例

(一) 显示用译码器

显示用译码器是完成BCD码到显示段码转换的器件，有BCD-7段译码器、BCD-8段译码器（7段加上小数点dp显示）等。常用的产品有74LS47～49、74HC/C4511、74HC/C4513、74HC/C4543、CC4055/4056、5G632、5G636、C302、C305、C306等。下面以七段译码器为例说明其应用。

1. 器件型号　74LS47。

2. 管脚　74LS47为16脚双列直插式芯片，其管脚定义如图3-33所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 关态输出电压 V_O (off)　V_O (off) $\leqslant 15V$。

(3) 开态输出电流 I_O (on)　I_O (on) $\leqslant 24mA$。

(4) 高电平输出电流 I_{OH}　$I_{OH} \leqslant -50\mu A$。

(5) 低电平输出电流 I_{OL}　$I_{OL} \leqslant 3.2mA$。

(6) 工作环境温度 T_A　$0℃ \leqslant T_A \leqslant 70℃$。

(7) 典型功率损耗 P　$P = 35mW$。

(8) 输出端为OC输出。



图3-33　74LS47管脚定义

4. 应用注意事项　74LS47是OC式输出，其输出可以接高电压（15V）大电流负载、低电平有效（它适用于驱动共阴极LED数码管）。见管脚定义，其$\overline{LT}$为全亮测试控制，$\overline{LT}$加低电平时$\bar{a}$～$\bar{g}$都为高电平，显示出8字即全亮状态。$\overline{LT}$可以用于检测显示器是否缺少笔划，因此称之为灯测试。另外它还有一个直接消隐输入端I_B，可用脉冲对灯亮度进行控制或禁止输出；当给I_B加低电平时，所有笔划段输出均被切断，且与输入端电平无关。当串行消隐输入端I_{BR}和ABCD输入端均处于低电平，且灯测试端为高电平时，所有各段输出均

被切断，串行消隐输出端 Y_{BR}均变为低电平。I_B 和 Y_{BR}是线与逻辑。

5. 应用电路　图 3-34 所示为 74LS47 的应用电路。

（二）时序分配译码器

属于这种类型的译码器有 BCD-10 进制译码器（74LS42、CC4028B、C301），3-8 线译码器（如 LS137、LS138、LS237）、双 2-4 线译码器（LS139、CC4556、CC4555）、4-16 线译码器（C4514、LS154、CC4515）等。下面以 3-8 线译码器为例说明其应用。



图 3-34　74LS47 应用电路

1. 器件型号　74LS138。

2. 管脚　74LS138 为 16 角双列直插式芯片。其管脚定义如图 3-35 所示。



图 3-35　74LS138 管脚定义

3. 主要参数

（1）电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

（2）高电平输出电流 I_{OH}　$I_{OH} \leqslant 400\mu A$。

（3）低电平输出电流 I_{OL}　$I_{OL} \leqslant 8mA$。

（4）典型平均传输延迟时间 t_p　$t_p \leqslant 22ns$。

（5）典型功耗 W　$W = 32mW$。

（6）工作环境温度 T_A　$0℃ \leqslant T_A \leqslant 70℃$。

4. 应用注意事项　由管脚定义可见，它共有 16 脚，其中 6 条输入线，8 条输出线，1 条电源线和 1 条地线。输入线 $A_2A_1A_0$ 接收输入代码，$S_1\overline{S}_2\overline{S}_3$ 用于使能控制，输出线 $\overline{Y}_0 \sim \overline{Y}_7$ 与输入代码构成的最小项的非对应，输出低电平有效。具体的输入输出关系可见表 3-15 74LS138 功能表。

表 3-15　74LS138 功能表

S_1	$\overline{S}_2+\overline{S}_3$	A_2	A_1	A_0	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_6$	$\overline{Y}_7$
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

另外，从该芯片的结构来看，它包含三个允许输入端，两个低电平作用的允许输入端和一个高电平作用允许的输入端，减少了级联扩展所需要的外加门电路和反相器的数量。在应

标准分享网 www.bzfxw.com 免费下载

用方面它除了用于实现地址译码、指令译码等功能外，还可以用于实现各种逻辑函数的功能。

5、应用电路

（1）实现地址译码应用　将74LS138的S_1接高电平，$\overline{S}_2$、$\overline{S}_3$接低电平，将三根地址输入线对应高低位分别接16位地址线的高三位$A_{15}A_{14}A_{13}$，其输出$\overline{Y}_0$～$\overline{Y}_7$分别去给系统外扩展电路提供片选择信号（为低电平有效），这就是74LS138的一种地址译码的基本应用。$\overline{Y}_0$选中器件的地址范围则为0000H～1FFFH，$\overline{Y}_1$选中器件的地址范围则为2000H～3FFFH。其余依此类推。

（2）实现逻辑函数应用　现在我们采用二片74LS138译码器和适当的逻辑门电路来实现一个2421码到8421码转换的转换逻辑电路。

2421编码和8421编码都是四位二进制代码，设2421码用ABCD来表示，8421码用WXYZ来表示，其转换关系对应见表3-16。

表3-16　2421码→8421码转换真值表

A	B	C	D	W	X	Y	Z	A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	0	0	1	0	0	0	d	d	d	d
0	0	0	1	0	0	0	1	1	0	0	1	d	d	d	d
0	0	1	0	0	0	1	0	1	0	1	0	d	d	d	d
0	0	1	1	0	0	1	1	1	0	1	1	0	1	0	1
0	1	0	0	0	1	0	0	1	1	0	0	0	1	1	0
0	1	0	1	d	d	d	d	1	1	0	1	0	1	1	1
0	1	1	0	d	d	d	d	1	1	1	0	1	0	0	0
0	1	1	1	d	d	d	d	1	1	1	1	1	0	0	1

根据真值表可写出输出函数表达式如下：

$$W(A,B,C,D)=\sum_m(14,15)$$

$$X(A,B,C,D)=\sum_m(4,11,12,13)$$

$$Y(A,B,C,D)=\sum_m(2,3,12,13)$$

$$Z(A,B,C,D)=\sum_m(1,3,11,13,15)$$

用74LS138实现上述四变量函数时，可利用74LS138的一个使能端作为变量输入端，将两片74LS138扩展成4-16线译码器。具体地就是将变量A接到芯片Ⅰ的使能端$\overline{S}_2$和芯片Ⅱ的使能端S_1，变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A_2、A_1、A_0。使电路在A=0时，芯片Ⅰ工作，芯片Ⅱ禁止，由芯片Ⅰ产生$\overline{m}_0$～$\overline{m}_7$最小项；在A=1时，芯片Ⅰ禁止，芯片Ⅱ工作，由芯片Ⅱ产生$\overline{m}_8$～$\overline{m}_{15}$。

因为译码器输出提供的是由输入变量构成的最小项的非函数，因此应将电路输出函数表达式变换为最小项非的与非运算形式，其中输出函数Z可以化简为Z=D。各输出具体的表达式如下：

$$W(ABCD)=\overline{\overline{m}_{14}\cdot\overline{m}_{15}}$$

$$X(ABCD)=\overline{\overline{m}_4\cdot\overline{m}_{11}\cdot\overline{m}_{12}\cdot\overline{m}_{13}}$$

$$Y(ABCD)=\overline{\overline{m}_2\cdot\overline{m}_3\cdot\overline{m}_{12}\cdot\overline{m}_{13}}$$

$$Z(ABCD)=D$$

由此，可以得到用两片 74LS138 和几个与非门实现 2421 码到 8421 码转换的逻辑电路如图 3-36 所示。



图 3-36　实现 2421 到 8421 码转换逻辑电路

常用的编码器有 BCD 编码器（LS/HC147、CC40147、C304 等），8-3 线编码器（LS/HC148、348、CC4532B 等），电话通信用 8×2-4 线编码器 CC4419 等。

以下举例说明 BCD 和 8-3 线编码器的应用。

（三）BCD 编码器应用举例

1. 器件型号　74LS147。

2. 管脚　74LS147 为 16 脚双列直插式芯片，其管脚定义如图 3-37 所示。



图 3-37　74LS147 管脚定义

3. 主要参数

（1）电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

（2）高电平输出电流 I_{OH}　$I_{OH} \leqslant -400\mu A$。

（3）低电平输出电流 I_{OL}　$I_{OL} \leqslant 8mA$。

（4）工作环境温度 T_A　$0℃ \leqslant T_A \leqslant 70℃$。

（5）典型数据延时时间 T_L　$T_L \leqslant 15ns$。

（6）典型功率损耗 P　$P = 60mW$。

4. 应用注意事项　74LS147 是一种十进制十线到 BCD 四线编码器。主要应用于键盘编码和范围选择方面。从引脚定义可知，它共有 9 条输入线，每根输入线表示一个 BCD 码。无论是输入还是输出都是低电平有效。当所有 9 条数据线均为高电平时，编码器输出为全高（即表示为零）。74LS147 的输入输出关系真值表见表 3-17。

表 3-17　74LS147 真值表

十进制值	输入 1	2	3	4	5	6	7	8	9	输出 D	C	B	A
0	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	0
2	x	0	1	1	1	1	1	1	1	1	1	0	1
3	x	x	0	1	1	1	1	1	1	1	1	0	0
4	x	x	x	0	1	1	1	1	1	1	0	1	1
5	x	x	x	x	0	1	1	1	1	1	0	1	0
6	x	x	x	x	x	0	1	1	1	1	0	0	1
7	x	x	x	x	x	x	0	1	1	1	0	0	0
8	x	x	x	x	x	x	x	0	1	0	1	1	1
9	x	x	x	x	x	x	x	x	0	0	1	1	0

注：x 为随意条件。

5. 应用电路　图 3-38 所示电路为 74LS147 实现键盘编码的应用接口电路。十进制的键

标准分享网 www.bzfxw.com 免费下载

盘在输入数字系统前可以经过此电路先编码成 BCD 码。当某一按键被按下时，则该键所对应的数据线接通为逻辑 0，此值输入编码器，产生 BCD 码输出，从 ABCD 端输出出来。下一步可送入数字控制系统处理。



图 3-38　74LS147 实现键盘接口电路



图 3-39　74LS148 管脚定义

（四）8-3 线优先编码器

1. 器件型号　74LS148。

2. 管脚　74LS148 为双列直插式封装芯片，有 16 个管脚，其管脚定义如图 3-39 所示。

3. 主要参数

（1）电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

（2）工作环境温度 T_A　$0℃ \leqslant T_A \leqslant 70℃$。

（3）典型数据延时时间 T_L　$T_L \leqslant 15ns$。

（4）典型功率损耗 P　$P = 60mW$。

（5）高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

（6）低电平输入电压 V_{IL}　$V_{IL} \leqslant 0.8V$。

4. 应用注意事项　74LS148 是一个 8 位数据线到二进制（八进制）三条（4-2-1）进行编码。电路提供了允许输入端$\overline{S_I}$和允许输出端$\overline{S_O}$，这样使得电路在八进制扩展时不需要外加电路。所有输入输出都是低电平有效。74LS148 主要可以完成 N 位编码、代码变换器和发生器的功能。另外 74LS148 有一个输出端$\overline{GS}$，该信号是，一旦编码器中任何一个输入线变为有效，则$\overline{GS}$变为低电平。这个信号的目的是告诉控制系统发生某事件，优先级编码已给出。$\overline{S_O}$也是一个低电平有效的输出端，它用于多个设备编码器串接形成更大的优先级编码系统。$\overline{S_O}$作为下一级编码器的使能输入。74LS148 编码器的真值表见表 3-18。

5. 应用电路　图 3-40 为 74LS148 在工业过程控制系统中的应用。用该电路来管理系统报警信号，并对报警信号进行优先级编码。图中 E0～E7 为 8 个报警输入信号，其优先级定义如下：

E7：最高优先级—火警。如果 E7 有效，则意味着发现火灾。呼叫消防部门、发出火警

警报，起动火灾疏散措施。

表 3-18　74LS148 真值表

输入									输出				
$\overline{S}_1$	0	1	2	3	4	5	6	7	$\overline{A}_2$	$\overline{A}_1$	$\overline{A}_0$	$\overline{GS}$	$\overline{S}_0$
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	1	1	1	0	1
0	x	0	1	1	1	1	1	1	1	1	0	0	1
0	x	x	0	1	1	1	1	1	1	0	1	0	1
0	x	x	x	0	1	1	1	1	1	0	0	0	1
0	x	x	x	x	0	1	1	1	0	1	1	0	1
0	x	x	x	x	x	0	1	1	0	1	1	0	1
0	x	x	x	x	x	x	0	1	0	0	1	0	1
0	x	x	x	x	x	x	x	0	0	0	0	0	1

E6：次高优先级—主电源故障。如果 E6 有效，意味着主电源系统故障，起动紧急后备电源，机器进入安全模式，防止机器损坏和数据丢失。

E5：系统安全联锁 1。如果 E5 有效，表示系统安全联锁 1 打开，存在危险因素。暂停机器正常状态、防止受损。自动报警提醒系统维护人员修复。

E4：系统联锁。除了存在的危险因素小于 E5 外，其余功能与 E5 相同。



图 3-40　74LS148 应用电路

E3：机器状态 1 操作员联锁。如果 E3 有效，则机器状态 1 操作员没准备好，自动提醒相应的机器状态，可能存在潜在的生产流水线瓶颈。如果信号不能在恰好的时间矫正，则暂停机器。

E2～E0：与 E3 相似。

第六节　数字多路开关

一、功能

数字多路开关的基本功能是从多路输入中选择一路作输出，它不适宜传送模拟信号，只能传送数字信号，这种器件在微机系统，数字通信设备中使用很多。该类产品也称为数字选通开关、数据开关、数据选择器。

二、器件举例

常用的数字多路开关有：8 选 1 开关 74LS/HC151、251 和 CC4512B 等；双 4 选一开关 74LS/HC153、253 及 CC4539B；带地址锁存功能的 8 选 1 开关 74LS/HC354、356 等；四 2 选 1 开关 74LS/HC157、158、257、298 及 CC4519 等。其中 CC4512 和 LS/HC251、253、257、298、354、356 等都具有三态输出功能，非常方便地进行输出端并联使用（即作总线

标准分享网 www.bzfxw.com 免费下载

联接结构)。下面以 74LS151 为例说明其具体应用。

1. 器件型号　74LS151。

2. 管脚　74LS151 为 16 角封装双列直插式芯片、其管脚定义如图 3-41 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 典型平均传输延迟时间 t_p　$t_p = 11ns$。

(3) 典型功率损耗 P　$P = 30mW$。

(4) 高电平输出电流 I_{OH}　$I_{OH} \leqslant -800\mu A$。

(5) 低电平输出电流 I_{OL}　$I_{OL} \leqslant 16mA$。

(6) 工作环境温度 T_A　$0℃ \leqslant T_A \leqslant 70℃$。



图 3-41　74LS151 管脚定义

4. 应用注意事项　74LS151 为 8 选 1 的多路数据选择器，它可以在 8 个数据源中选择 1 个作输出，可以实现并行数据到串行数据的转换，同时也可以作布尔逻辑函数发生器使用。该器件有两个输出端，一个是高电平有效，一个是低电平有效，为互为反相的两个输出端。其电路功能见表 3-19 功能表。由表可见其输出栏内没有写出输出为 0 或 1，这是因为多路选择器是一种数据开关，它本身不生产任何数据，只传递被选择的输入数据，从输出端输出出去，因此在输出栏中的数据只能是 D_i 和 $\overline{D_i}$ ($i = 0, 1, \cdots, 7$)。数据的选择由 ABC 三个输入端决定，由 ABC 的组合来决定 0～7 个通道中的一个作为输出量。另外该器件还有一个选通使能端 S，为低电平有效，有效时器件作为数据选择器使用；为高电平时，输出 W 为高电平。

表 3-19　74LS151 功能表

输入端				输出端	
选择			选通	Y	W
C	B	A	S		
X	X	X	H	L	H
L	L	L	L	D0	$\overline{D0}$
L	L	H	L	D1	$\overline{D1}$
L	H	L	L	D2	$\overline{D2}$
L	H	H	L	D3	$\overline{D3}$
H	L	L	L	D4	$\overline{D4}$
H	L	H	L	D5	$\overline{D5}$
H	H	L	L	D6	$\overline{D6}$
H	H	H	L	D7	$\overline{D7}$

H=高电平，L=低电平，X=无关

D0，D1…D7=相应 D 输入的电平

5. 应用电路　多路选择器是一种应用比较灵活的器件，以下举其两种基本的应用领域。

(1) 作多路选择器　假设某数字系统需要实现从 32 个数字量中选择 1 个作输出。则可以考虑选择 4 片 74LS151 来扩展实现，扩展电路还另需 1 片 74LS139（两个 2-4 线译码器）来对四片数据选择器进行译码选中管理，具体电路如图 3-42 所示。

由图可见，VWXYZ 是多路选择器的选择输入端。V 和 W 是 74LS139 的译码输入端，由 74LS139 来译码决定四个 8 选 1 多路选择器中的哪一个器件工作。因为译码器中只有 1 个输出有效，所以在同一时间内只有 1 个 8 选 1 的数据选择器能工作（即只有 1 个 74LS151 的使能端为低电平，有效选中，并且开始工作）U1～U4 四片选择器的选择输入线 XYZ 并行连接，以决定选中正在工作的 8 选 1 多路选择器的哪一个数据输入源送到输出端。在图中 U1 负责 D0～D7 到输出的选择，U2 负责输入 D8～D15 到输出的选择，以此类推。四个多路选择器的输出再进行与非操作作为 32 选 1 的多路选择器的输出。

(2) 作布尔函数发生器　所有的布尔函数都可以通过基本的与门、或门、非门来实现，即



图 3-42　用四个 8 选 1 选择器实现 32 选 1 路多路数据选择

布尔函数可以表示成最小项和的形式，而只要满足最小项中变量的数目等于多路选择器中选择线的数目这一条件，则多路选择器即可以构造出对应数目的最小项。例如，8 选 1 的多路选择器有三根选择线，则能产生 2^3 个最小项。如果在函数中这个最小项存在，则把该最小项对应的输入端置成逻辑 1，反之，则置成逻辑 0。即有最小项时，选择线把该输入的信号传送到输出端。如果用 8 选 1 的选择器实现三变量的布尔函数

$$F(x,y,z)=\sum(1,2,4,5,7)$$

按照前面的分析，如果把 x、y、z 与多路选择器 74LS151 的 C、B、A 管脚相连，将使能端接地。再将 D1、D2、D4、D5、D7 五个管脚接成高电平输入，其余输入管脚接低电平，则在输出端 Y 即得到函数 F（x、y、z）。

对于给定的多路选择器，也可以实现更多数目变量问题。这时多路选择器的数据输入端将不但只有 0、1 的输入，还将有变量及变量的非输入。例如，四变量布尔函数表达式

$$F(w,x,y,z)=\sum(0,1,2,4,5,7,8,9,12,13)$$

可以由 8 选 1 的多路选择器实现。其中三个变量作为多路选择器的选择输入线，第四个

标准分享网 www.bzfxw.com 免费下载

变量作为多路选择器的数据输入。

图 3-43 为 F（w，x，y，z）的卡诺图及降维卡诺图，由降维卡诺图可见，对应 0、2、6、4f（wxy）最小项的位置为 1，即应把 74LS151 的 D0、D2、D6、D4 接高电平；对应 5、7 的位置为 0，即将 74LS151 的 D5、D7 接低电平，将 D3 接 z，D5 接 $\bar{z}$；则在输出端即可得到函数

$$F(w,x,y,z)=\bar{z}(0,1,2,4,5,7,8,9,12,13)$$



图 3-43　函数 F 的卡诺图及降维卡诺图

图 3-44 即为用 74LS151 实现该函数的逻辑电路。



图 3-44　用 74LS151 实现四变量函数 F

第七节　单稳延时多谐振荡器

一、功能

在数字电路的时序组合工作中，有时需要定时、延时电路产生定时、改变脉冲宽度等功能，专用于完成这种功能的集成电路，就是单稳延时多谐振荡器，也称作单稳态触发器。此类电路的基本原理是利用电容、电阻的充放电延时特性以及电平比较器对充放电电压检测的功能，来实现定时或延时。使用时只需改变电阻、电容的参数值大小，就可以得到在一定的时间范围内可调的延时或振荡脉冲输出。常用的器件有 74LS121、74LS122、74LS/HC123、74LS/HC221 、74LS/HC423、C4538、CC4528B、HC4538、CD4098 等。以下以 74LS122 为例说明单稳延时多谐振荡器的有关应用。

二、器件举例

1. 器件型号　74LS122。

2. 管脚　74LS122 为 14 角双列直插式芯片，其管脚定义如图 3-45 所示。



图 3-45　74LS122 管脚定义

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 高电平输出电流 I_{OH}　$I_{OH} \leqslant -800\mu A$。

(3) 低电平输出电流 I_{OL}　$I_{OL} \leqslant 16mA$。

(4) 保持时间 t_w　$t_w \geqslant 40ns$。

(5) 外部定时电阻 R_{ext}　$5k\Omega \leqslant R_{ext} \leqslant 50k\Omega$。

(6) 外部电容 C_{ext}　无限制。

(7) 在 R_{ext}/C_{ext}端点上的接线电容　$\leqslant 50pF$。

(8) 工作环境温度 T_A　$0℃ \leqslant T_A \leqslant 70℃$。

4. 应用注意事项　74LS122 是一种可再触发的单稳态多谐振荡器。通过再触发可以获得长时间的输出脉冲，其占空比可高达 100%。74LS122 功能表见表 3-20。其输入 A1、A2、B1、B2 为管脚定义图的 1、2、3、4 管脚，二个输出 Q、$\overline{Q}$ 为互补输出。另外清除输入端 CLR（第 5 脚）可以直接清除输出脉冲。外部定时电容可接于 C_{ext}和 R_{ext}之间。为了改善脉冲宽度的精度和重复性，可在 R_{ext}/C_{ext}之间外接一电阻，同时 R_{int}开路。为了获得可变的脉冲宽度，在 R_{int}或 R_{ext}/C_{ext}和 V_{CC}之间外接可变电阻。

表 3-20 中的符号意义是，L 为低电平，H 为高电平，× 随意，↑ 低电平到高电平的跳变（上升沿），↓ 高电平到低电平的跳变（下降沿），⎍ 为一个高电平脉冲，⎏ 为一个低电平脉冲。另外，74LS122 设有内部电阻（大约 5kΩ），在不外接 R_{ext}、C_{ext}时可利用此电阻产生大约 30ns 脉冲宽度的单稳态输出。

表 3-20　74LS122 功能表

输入					输出	
清除	A1	A2	B1	B2	Q	$\overline{Q}$
L	×	×	×	×	L	H
×	H	H	×	×	L	H
×	×	×	L	×	L	H
×	×	×	×	L	L	H
H	L	×	↑	H	⎍	⎏
H	L	×	H	↑	⎍	⎏
H	×	L	↑	H	⎍	⎏
H	×	L	H	↑	⎍	⎏
H	H	↓	H	H	⎍	⎏
H	↓	↓	H	H	⎍	⎏
H	↓	H	H	H	⎍	⎏
↑	L	×	H	H	⎍	⎏
↑	×	L	H	H	⎍	⎏

5. 应用电路　74LS122 应用关键是输出脉冲宽度，以及对应的阻容关系。按图 3-46a 应用电路的输出脉冲是外部电容和电阻的函数，对于 $C_{ext} >$ 1000pF，输出脉冲宽度 t_w 为

$$t_w = 0.37 \times R_T C_{ext}\left(1 + \frac{0.7}{R_T}\right)$$

式中　t_w——输出脉冲宽度（ns）；

R_T——内部或外部定时电阻（kΩ）；

C_{ext}——外接电容（pF）。

为了防止 C_{ext}两端的反向电压，建议采取图 3-45b 增加二极管的方法，采用此方法时，脉冲宽度为

$$t_w = 0.33 \times R_T C_{ext}\left(1 + \frac{0.7}{R_T}\right)$$

各参数定义及单位同前。

另外，在应用时，应注意脉冲宽度 t_w 要受电源电压 V_{CC}及环境温度 T_A 变化的影响。t_w 相对 V_{CC}、T_A 的变化均具有正向变化特



图 3-46　74LS122 外接定时元件的连接

a) 基本连接　b) 增加二极管

标准分享网 www.bzfxw.com 免费下载

性，随电源电压变化大致是 +1%/V，随温度变化大致是 $+50\times10^{-6}$/℃。

第八节 比 较 器

一、功能

能完成比较两个数字的大小或是否相等的各种逻辑电路统称为数值比较器即简称为比较器。常用的器件有 4 位比较器 74LS/HC85、CC4585B、CT5485、CT7485、CC4063、CT54S85、CT74S85 等。下面以 74LS85 为例说比较器及其应用。

二、器件举例

1. 器件型号　74LS85。

2. 管脚　74LS85 为 16 角双列直插式芯片，其管脚定义如图 3-47 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V\leqslant V_{CC}\leqslant5.25V$。

(2) 高电平输出电流 I_{OH}　$I_{OH}\leqslant-400\mu A$。

(3) 低电平输出电流 I_{OL}　$I_{OL}\leqslant8mA$。

(4) 工作环境温度 T_A　$0℃\leqslant T_A\leqslant70℃$。

(5) 典型功率损耗 P　$P=52mW$。

(6) 信号典型延迟时间 t　$t=24ns$。

(7) 高电平输入电压 V_{IH}　$V_{IH}\geqslant2V$。

(8) 低电平输入电压 V_{IL}　$V_{IL}\leqslant0.8V$。



图 3-47　74LS85 四位比较器管脚定义

4. 应用注意事项　74LS85 是 4 位比较器，它可以对 2 个二进制数码和直接的 BCD（8421）码进行比较，比较两个数的大小及是否相等。其逻辑功能真值表见表 3-21。由表可见，此 4 位比较器是由高位开始比较，逐位进行。若最高位已经比较出大小，则以后各位大小都对比较结果没有影响；如果最高位相等，则比较次高位；同理，次高位已经比较出大小，则以后低位各位大小对结果没有影响。如果 A3A2A1A0 与 B3B2B1B0 四位比较结果都相等，则看级联信号输入（输入项中的 A>B、A<B、A=B）再进一步比较大小。级联信号是由低位的比较器的输出信号引过来的。利用级联信号，可以扩展比较器的位数。

表 3-21　四位比较器 74LS85 功能表

输入							输出		
A3　B3	A2　B2	A1　B1	A0　B0	A>B	A<B	A=B	$F_{A>B}$	$F_{A<B}$	$F_{A=B}$
A3>B3	×　×	×　×	×　×	×	×	×	1	0	0
A3<B3	×　×	×　×	×　×	×	×	×	0	1	0
A3=B3	A2>B2	×　×	×　×	×	×	×	1	0	0
A3=B3	A2<B2	×　×	×　×	×	×	×	0	1	0
A3=B3	A2=B2	A1>B1	×　×	×	×	×	1	0	0
A3=B3	A2=B2	A1<B1	×　×	×	×	×	0	1	0
A3=B3	A2=B2	A1=B1	A0>B0	×	×	×	1	0	0
A3=B3	A2=B2	A1=B1	A0<B0	×	×	×	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	1	0	0	1	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	1	0	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	0	0	1	0	0	1

74LS85 可以在不需要外加门电路的情况下扩展到任意位数。位数较长的数字进行比较，可以将比较器多组级联连起来进行比较。多级联连时，将处理较低有效数位段的输出端 A＞B、A＜B和 A＝B，连接到下一段处理较高有效数位的相应输入端 A＞B、A＜B 和 A＝B。注意处理最低有效数字的最低 4 位时，该芯片的 A＝B 输入端必须接高电平。

5. 典型应用　图 3-48 为两个 24 位数字进行比较的比较电路，由此电路的思路我们可以构建任意两个 N 位二进制比较电路。图中最低位的 A＝B 输入端接高电平，其它位的 74LS85 的 A＝B 输入端都接低电平。最低位的 A＞B、A＜B 都接低电平，其它位的比较器 A＞B 和 A＜B 分别都作为某一位的输入端见图。最低位的输出作为下一组比较器的级联输入，然后第一级比较器的其它各位的输出 A＞B 及 A＜B 的各位输出又作为下一级比较器的比较输入端再进一步进行比较。在第二级输出端即可以得到 24 位的二个进制数比较的结果。



图 3-48　2 个 24 位数比较电路

第九节　数字运算器

一、功能

通常把数字比较器、全加器、超前进位发生器、奇偶检测器以及数字式算术/逻辑运算器，以及一些基本的逻辑运算也考虑到一起统称为运算器。总之，这些器件的作用相当于计算机中的“算术逻辑运算单元”，即 ALU（Arithmetic Logic Unit）的某些功能。作为单片通用运算部件 74LS/HC181 及 CC4581 具有较完善的功能。另外常用的器件还有超前进位发生器 74LS/HC182 和 CC4582；9 位奇偶检测器 74LS/HC280 和 CC4531；4 位全加器带超前进位的 74LS/HC283、74LS83、CC4008；8 位比较器 74LS/HC688；比率乘法器 74167、CC4527 等器件。下面以 74LS181 为例说明器件及应用。

二、器件举例

1. 器件型号　74LS181。

标准分享网 www.bzfxw.com 免费下载

2. 管脚　74LS181 为 24 角双列直插式芯片，其管脚定义如图 3-49 所示。

3. 主要参数

(1) 电源电压 V_{CC}　$4.75V \leqslant V_{CC} \leqslant 5.25V$。

(2) 工作环境温度 T_A　$0℃ \leqslant T_A \leqslant 70℃$。

(3) 高电平输出电流 I_{OH}　$I_{OH} \leqslant -800\mu A$。

(4) 低电平输出电流 I_{OL}　$I_{OL} \leqslant 16mA$。

(5) 存储温度范围 T　$-65° \leqslant T \leqslant 150℃$。

(6) 电源电流 I_{CC}　$I_{CC} \leqslant 140mA$（典型值 88mA）。

(7) 高电平输入电压 V_{IH}　$V_{IH} \geqslant 2V$。

(8) 低电平输入电压 V_{IL}　$V_{IL} \leqslant 0.8V$。



图 3-49　74LS181 管脚定义

4. 应用注意事项　74LS181 为算术逻辑单元/函数发生器，在单个芯片上包含有 75 个等效门电路。这些电路可以对两个 4 位字完成 16 种二进制算术运算，及 16 种逻辑处理功能。这些运算由四根选择线（S_0，S_1，S_2，S_3）进行选择，其选择关系见表 3-22。74LS181 能够以两种布尔逻辑有效电平工作，表 3-22 是按高有效数据给出的函数表，即整个函数是以正逻辑定义。

表 3-22　74LS181 的函数功能表

选择				高有效数据		
				M=H	M=L；算术操作	
S_3	S_2	S_1	S_0	逻辑函数	C_n=H（没有进位）	C_n=L（有进位）
L	L	L	L	$F=\overline{A}$	F=A	F=A 加 1
L	L	L	H	$F=\overline{A+B}$	F=A+B	F=（A+B）加 1
L	L	H	L	$F=\overline{A}B$	$F=A+\overline{B}$	F=（A+B）加 1
L	L	H	H	F=0	F=减 1（模 2 求补）	F=0
L	H	L	L	$F=\overline{AB}$	F=A 加 $A\overline{B}$	F=A 加 $A\overline{B}$加 1
L	H	L	H	$F=\overline{B}$	F=（A+B）加 $A\overline{B}$	F=（A+B）加 $A\overline{B}$加 1
L	H	H	L	$F=A\oplus B$	F=A 减 B 减 1	F=A 减 B
L	H	H	H	$F=A\overline{B}$	F=$A\overline{B}$减 1	F=$A\overline{B}$
H	L	L	L	$F=\overline{A}+B$	F=A 加 AB	F=A 加 AB 加 1
H	L	L	H	$F=\overline{A\oplus B}$	F=A 加 B	F=A 加 B 加 1
H	L	H	L	F=B	F=（$A+\overline{B}$）加 AB	F=（A+B）加 AB 加 1
H	L	H	H	F=AB	F=AB 减 1	F=AB
H	H	L	L	F=1	F=A 加 A	F=A 加 A 加 1
H	H	L	H	$F=A+\overline{B}$	F=（A+B）加 A	F=（A+B）加 A 加 1
H	H	H	L	F=A+B	F=（A+B）加 A	F=（$A+\overline{B}$）加 A 加 1
H	H	H	H	F=A	F=A 减 1	F=A

从引脚图可知 $A_3A_2A_1A_0$、$B_3B_2B_1B_0$ 为输入的两个 4 位二进制数据输入端，$F_3F_2F_1F_0$ 为运算结果输出端。F_P 和 F_G 分别是进位传送和进位发生端，这是专供超前进位使用，以便同时快速产生出 4 位进位输出。C_n 和 C_{n+4}分别是串行进位输入和串行进位输出端，用于串行

进位。M 为模式控制输入端，当 M 为高电平电路作逻辑运算；当 M 为低电平电路作算术运算。C_n 为高电平表示无进位，否则有进位。

74LS181 还可以用作比较器。A＝B 输出由功能输出端（F3、F2、F1、F0）内部译码而得，所以当两个同样大小的字加到 A 和 B 输入端时，将出现一个高电平以表示相等（即 A＝B）。作这种比较时，ALU 应处于减法模式状态，且 C_n 为高电平。A＝B 的输出为集电极开路，所以可以线与连接，以便作大于 4 位的比较。

标准分享网 www.bzfxw.com 免费下载

第四章　MCS-51 系列单片机原理及应用

第一节　MCS-51 系列单片机概述

一、单片机概述

近二十年来微机的发展速度是非常惊人的。其中面向控制型应用领域的单片机尤其令人注目。世界上著名的器件公司如 INTEL、Motorala、Zilog、NEC 等都生产单片机系列。其中，美国 INTEL 公司的单片机由于问世早，产品系列齐，兼容性强，在世界各地得到最为广泛的应用。国内目前应用的单片机大多是 INTEL 公司的产品。故本章将介绍 INTEL 公司出品的 MCS-51 单片机的原理及应用。

二、MCS-51 单片机特性

MCS-51 系列单片机是美国 INTEL 公司在 MCS-48 单片机的基础上于 20 世纪 80 年代推出的产品，从应用的角度来看，MCS-51 单片机具有如下一些特点：

1. 集成度高　MCS-51 单片机的代表产品为 8051。单片 8051 内部包含 4KB 的 ROM，128B 的 RAM，4 个 8 位并行口，1 个全双工串行口，2 个 16 位的定时器计数器，以及 1 个处理功能很强的中央处理器。

2. 系统结构简单　MCS-51 芯片内部采用模块式结构，增加或更换 1 个模块，就能得到指令系统和引脚兼容的新产品，如已有的 MCS-52 单片机，其结构是增加了 128B 的 RAM 和 1 个 16 位定时器。另一方面，MCS-51 具有 64KB 的处理程序存储器寻址能力和 64KB 的外部数据存储器和 I/O 口寻址能力。INTEL 公司标准的 I/O 接口电路和存储器电路都可以直接连到 MCS-51 单片机上，以扩展系统功能。结构简单应用灵活。

3. 可靠性高　微机产品和其它产品一样，出厂指标有军用品、工业品和商用品之分。其中军用品要求绝对可靠，在任何恶劣环境下都能工作，主要用于武器系统、航空器等方面。Z80 等微处理器属于商用品，一般要求在湿度、温度恒定的机房内工作，单片机介于军用品和商用品之间，属工业品，能在常温下工作。由于单片机总线大多在芯片内部不易受干扰，而且单片机应用系统体积小，容易采取屏蔽等措施，因此单片机的可靠性比较高。

4. 处理功能强，速度高　MCS-51 单片机指令系统中具有加、减、乘、除指令，具有各种逻辑运算和转移指令，还具有位操作功能，CPU 时钟高达 12MHz，单字节乘法和除法仅需 4μs，而且具有特殊的多机通信功能，可作为多机系统中的一个子系统。

5. 容易产品化　由于 MCS-51 单片机应用系统具有体积小、可靠性高、功能强、价格低等特点，因此容易形成产品，可以把它组装到各种产品之中。MCS-51 单片机被誉为“控制领域中最佳的 8 位微机”。

三、8051、8751 和 8031 的应用特性

MCS-51 系列单片机包含有 3 个产品：8051、8751 和 8031。这 3 个产品的指令系统和引脚完全兼容，但它们具有不同的应用特点：

1. 8051　含有1个8位的处理器、128B的RAM、21个特殊功能寄存器、4KB ROM、4个8位并行口、1个全双工串行口、2个16位定时器计数器。单片8051相当于1片Z-80CPU，2片Z-80PIO、Z-80CTC、Z-80SIO，1片RAM和1片2732，硬件功能高于TP801单板机，是一个完整的微型计算机。

2. 8751　是以4KB EPROM代替4KB ROM的8051。

3. 8031　是内部无ROM的8051。单片8031不构成完整的计算机，必须外接EPROM作为程序存储器。

8051和8751由于价格昂贵，和8051的专用性。所以，一般在国内未被广泛采用。8031内部虽无ROM，但外接一片2732，就相当于8051，它具有价格低、使用灵活的特点。

以下如无特殊说明，将以8031指特定的8031，以MCS-51为泛指的8051、8751和8031。

第二节　MCS-51系列单片机结构

MCS-51系列单片机的典型产品8051的结构框图如图4-1所示。其功能部件有微处理器，存储器和I/O电路等，它们由内部总线紧密地联系在一起。图中的ROM部分用EPROM替代即为8751，去掉ROM部分就是8031的结构框图。

如果按动能部件划分，8051的结构框图可以简化为图4-2，其逻辑符号如图4-3所示。

下面将分别介绍各部分的功能及特点。



图4-1　8051框图

一、存储器的组成方式

8051的程序存储器和数据存储器的寻址空间是彼此独立的。程序存储器寻址范围可达64KB，其中最低4KB为片内的ROM。

如果$\overline{EA}$端保持高电平，程序计数器不超出“0FFFH”时，8051执行芯片内部ROM中程序。程序计数器取址1000H到FFFFH时，执行外部程序存储器中的程序。

如果$\overline{EA}$脚保持低电平，8051将全部执行外部程序存储器内的程序。对8031则要求把$\overline{EA}$接地，以允许从外存储器取低4KB程序。

数据存储器是由128B的片内RAM和21个特殊功能寄存器组成。此外，它还能寻址多达64KB的外部数据存储器。

标准分享网 www.bzfxw.com 免费下载

在内部 RAM 中最低的 32B（从 00H 到 1FH）分成 4 个寄存器块，每个寄存器块包括 8 个字节。其中任何一块都可以选作 CPU 的“工作寄存器”，并能由指令中的操作码字节中的 3 位数码指向的地址所寻址。因此，大部分的指令为单字节指令。



图 4-2　简化的 MCS-51 结构

内部 RAM 接下去的 16 个字节（20H～2FH）中，每个位都可以单独进行寻址，它们可作软件标志位或用于布尔处理。这样位寻址能力是 8051 的一个重要特点。除了 RAM 中的 128 个可分别寻址的位外，11 个特殊功能寄存器也可分别进行位寻址。



图 4-3　逻辑符号

MCS-51 的程序存储器使用 16 位地址。外部数据存储器可以用 8 位或 16 位地址。内部数据存储器用 8 位地址线，提供 256 个字节的地址空间：其中较低的 128 个地址指向片内 RAM，专用寄存器则占用高的 128B 中的一些单元（存储器映像图见图 4-4）。

在一个实际的程序中，往往需要一个后进先出的 RAM 区，以保存 CPU 的现场，这种后进先出的缓冲器区称为堆栈，MCS-51 单片机的堆栈原则上可以设在内部 RAM 的任意区域内，但一般设在 30H～7FH 的范围内。栈顶的位置由栈指针 SP 指出。

二、特殊功能寄存器（见表 4-1）



图 4-4　存储器映像

表 4-1 特殊功能寄存器

名 称	意 义	地 址
*ACC①	累加器	0E0H
*B	B 寄存器	0F0H
*PSW	程序状态字	0D0H
SP	堆栈指针	81H
DPTR	数据指针（由 DPH 和 DPL 组成）	83H，82H
*P_0	口 0	80H
*P_1	口 1	90H
*P_2	口 2	0AOH
*P_3	口 3	0BOH
*IP	中断优先级	0B8H
*IE	中断允许	0A8H
TMOD	定时器/计数器方式	89H
*TCON	定时器/计数器控制	88H
TH0	定时器/计数器 0（高位字节）	8CH
TL_0	定时器/计数器 0（低位字节）	8AH
TH_1	定时器/计数器 1（高位字节）	8DH
TL_1	定时器/计数器 1（低位字节）	8BH
*SCON	串行控制	98H
SBUF	串行数据缓冲器	99H
PCON	电源控制	87H

① 标有“*”的寄存器既可字节寻址也可以位寻址。

MCS-51 单片机的 I/O 锁存器、定时器、串行口数据缓冲器以及各种控制寄存器和状态寄存器都是以特殊功能寄存器的形式出现的。它们离散地分布在 80H～FFH 的地址范围内。

累加器　ACC 是累加器。累加器的指令的助记符号用 A 来表示，但寄存器本身的名称为 ACC。

B 寄存器　B 寄存器用于乘法和除法操作。对于其它指令，它能作一个暂存器。

堆栈指针　SP 堆栈指针为 8 位。堆栈能位于片内 RAM128B 的任何单元。当 MCS-51 复位时，栈指针初始化为 07H、在执行 PUSH 或 CALL 时，存储数据前，栈指针加 1。

数据指针　数据指针（DPTR）是一个 16 位寄存器，由一个高位字节（DPH）和一个低位字节（DPL）组成。它专用于保持一个 16 位的地址。

口 0 到口 3　这 4 个并行口一共提供了 32 根 I/O 线，每一个口由一个锁存器（特殊功能寄存器 P0 到 PS）、一个输出驱动器和一个输入缓冲器组成。

口 0 和口 2 的输出驱动器，以及口 0 的输入缓冲器用于访问外部存储器。在操作时，口 0 输出外部存储器低位地址，并分时地对字节进行读或写。同时，口 2 则输出外部存储器地址的高位地址。

串行数据缓冲器　串行数据缓冲器实际上是两个独立的寄存器。写入 SBUF 的数据储存在发送缓冲器，用于串行发送（传送一个字节到 SBUF 时初始化发送操作）；从 SBUF 读出的数据来自接收缓冲器。

在串行接收时，输入位定时地输入到另一个移位寄存器。一帧接收完成，并且如果满足其它各种条件，8 位接收的数据从移位寄存器传送到接收缓冲器。然后移位寄存器准备开始接收第二帧，而已经接收到的一帧数据等待处理。

标准分享网 www.bzfxw.com 免费下载

其它特殊功能寄存器将在以后分别介绍。

三、振荡器和时钟电路

XTAL1 和 XTAL2 分别是一个倒相放大器的输入和输出。这个倒相放大器在电路中作为晶体振荡器，其频率范围为 1.2～12MHz。XTAL2 也是内部时钟发生器的输入端。

为了用外部振荡器驱动芯片，应把 XTAL1 接地，驱动 XTAL2。因为时钟发生器的输入是一个两分频触发器，所以对外部振荡信号的占空系数无特殊要求，然而必须保证最少的高和低电平脉宽。

时钟发生器把振荡器频率两分频，为芯片提供一个两相时钟信号。第一个相位信号（P_1）。在每一个时钟周期的前半部有效，而第二相位信号（P_2）在时钟周期的后一半有效。

四、CPU 时序

一个机器周期由 6 个状态（12 个振荡周期）组成。每一个状态分为相位 1 半部（这时 P_1 信号有效）和相位 2 半部（这时 P_2 信号有效）。一般情况下，算术和逻辑操作发生在相位 1 期间，而内部寄存器到寄存器的传输发生在相位 2 期间。一个机器周期可以依次表示为 S_1P_1、S_1P_2 … S_6P_1、S_6P_2。图 4-5 用内部状态和相位表明 CPU 指令取出和执行的时序。这些内部时钟信号不能从外部观察到，所以用 XTAL2 振荡信号作参考。ALE 信号为 MCS-51 扩展系统的外部存储器地址低 8 位的锁存信号。在访问程序存储器的机器周期内，ALE 信号二次有效（S_1P_2 至 S_2P_1 和 S_4P_2 至 S_5P_1）。在访问外部数据存储器的机器周期内，ALE 信号一次有效（只在 S_1P_2 至 S_2P_1 产生）。因此 ALE 信号的频率不稳定。



图 4-5　8051 的取指/执行时序

对于单周期指令，在把指令码读入指令寄存器时，从 S_1P_2 开始执行指令。如果它为双字节指令，则在同一机器周期的 S_4 读入第二字节。如果它为单字节指令，则在 S_4 仍旧进行读，但读入的字节（它应是下一个指令码）被忽略，并且程序计数器不加 1。在任何情况下，都在 S_6P_2 结束指令操作。图 4-5a 和图 4-5b 分别为 1B 1 周期和 2B 1 周期指令的时序。

大多数 MCS-51 指令执行时间为一个机器周期。MUL（乘法）DIV（除法）是仅有的需两个以上机器周期的指令，它们需要 4 个机器周期。

一般情况下，两个指令码字节在一个机器周期内，从程序存储器取出，仅有的例外是 MOVX 指令。MOVX 是访问外部数据存储器的单字节双机器周期指令。在 MOVX 指令期间，少执行两次取指操作，而进行寻址和访问外部数据存储器。图 4-5c 和图 4-5d 分别为一般的单字节双机器周期指令和 MOVX 指令的时序。

五、口操作

MCS-51 所有的 4 个口都是双向的。口 1、2 和 3 有内部提升电阻。口 0 为开漏输出。图 4-6 为每个口的一位功能框图：



图 4-6　口锁存器和缓冲器

每根 I/O 能独立地用作输入或输出。对于用作输入的线。该口的锁存器必须首先存放一个“1”信号，使输出驱动场效应管截止。这时，对于口 1、2 和 3 的端线来说，它可以被内部提升电阻拉到高电平，但也能被外输入源拉到低电平。对于口 0，口锁存器中的“1”使输出端浮空（呈高阻态）。MCS-51 的所有口锁存器在复位时均置为“1”，如果后来在口锁存器中写入过“0”，在需要时写入一个“1”可使它成为一个输入。

由于口 1、2 和 3 在用作输入时拉成高电平，它们有时被称为准双向口。作为输入，它们能用一般方法由任何 TTL 或 MOS 电路所驱动。然而，由于它们具有内部提升电阻，它们也能由开集电极（OC）或开漏的输出所驱动，而不需要内部提升电阻。

口 0 与其他口不同，它内部没有提升电阻。除了在访问外部存贮器时，用作 ADDR/DATA 总线的情况外，口 0 输出驱动器上方的场效应管被关断。因而，口 0 用于输出的线具有开漏输出。在口 0 锁存器中写入一个“1”使输出的两个场效应管均被关断，从而使引脚浮空。在这种情况下，它能用作为一个高阻输入。

从图 4-6 可以看出，可用两种方式来读一个口：用指令可以读锁存器，也可以读引脚。读锁存器的指令先读出一个值，加以修改，然后重新写入锁存器，所以也叫“读—修改—写入”指令。

“读—修改—写入”指令之所以要读锁存器而不是读引脚，是为了避免可能译错引脚上的电平。例如，一个口的某位可能用于驱动三极管的基极，可写入“1”使三极管导通。如果现在 CPU 去读该口的引脚而不是锁存器，将会读入三极管的基极电压，它将认为这个口的位是“0”。读锁存器而不是读引脚，将得到正确的值“1”。为了避免这种问题，MCS-51 的“读—修改—写入”指令采用读口锁存器而不是读引脚。

标准分享网 www.bzfxw.com 免费下载

由图 4-6d 中可看到，口 3 的每一根线可执行与口功能无关的第二种输入与输出功能，这时位锁存器必须包含“1”，否则引脚将被拉为“0”而不管第二种功能如何操作。口 3 的第二种功能定义见表 4-2。

表 4-2　口 3 的第二种功能定义

口 引 脚	第 二 种 功 能	口 引 脚	第 二 种 功 能
P3.0	R×D（串行输入口）	P3.4	T0（定时器 0 外部输入）
P3.1	T×D（串行输出口）	P3.5	T1（定时器 1 外部输入）
P3.2	INT0（外部中断 0 输入）	P3.6	$\overline{WR}$（外部数据存储器写脉冲）
P3.3	INT1（外部中断 1 输入）	P3.7	$\overline{RD}$（外部数据存储器读脉冲）

在进行对口的写入时，执行改变锁存器数值的指令，在该指令的最后周期的 S_6P_2，新的值写入锁存器。实际上口的输出缓冲器仅仅在任何时钟周期的相位 1 期间，才采样口锁存器（在相位 2，输出缓冲器保持在前一个相位 1 时所采样得的值）。因而口锁存器中，新的值在下一相位 1（它将是下一个机器周期的 S_1P_1）前不会实际出现在输出线上。

如果口 1、2 和 3 发生 0 到 1 的跳变，则在发生跳变的机器周期后的 S_1P_1 和 S_1P_2 期接入另一个提升电阻。这用于加快跳变速度。这额外的提升电阻能提供 100 倍于普通的提升电阻的电流（内部提升电阻为场效应管，而不是线性电阻）。

从口的输出特性来看，口 1、2 和 3 的输出缓冲器能驱动 3 个 LSTTL 输入。口 0 的输出缓冲器能驱动 8 个 LSTTL 输入。口 1、2 和 3 不必外加提升电阻就可驱动任何 MOS 输入。口 0 需外加提升电阻来驱动 MOS 输入。但在用作地址/数据总线时，它可直接驱动 MOS 输入而不必外加提升电阻。

六、定时器

MCS-51 提供两个 16 位定时器，定时器 0 和定时器 1。它们可以用作定时器或事件计数器。对于每一个定时器/计数器，在特殊功能寄存器 TMOD 中有一个控制位，它选择定时器/计数器功能为定时器还是计数器。

用作“定时器”时，在每个机器周期，寄存器加 1。因此，可以把它看成是对机器周期进行计数。因为一个机器周期由 12 个振荡周期组成，所以计数率为振荡频率的 1/12。

用作“计数器”时，寄存器在对应的外部输入脚（T0 或 T1）发生 1 到 0 的跳变时加 1。这种功能中，在每个机器周期的 S_5P_2 时采样外部输入。当采样值表明一个周期为高，下一个周期为低，则计数器加 1。新的计数值在探测到跳变后，下一个周期的 S_5P_1 时出现在寄存器中。由于它需要两个机器周期（24 个振荡周期）来识别一个 1 到 0 的跳变，所以最高的计数率为振荡周期的 1/24。对外部输入信号的持续周期没有限制，但必须保证一个给定的电平在它变化前至少被采样一次，因此它至少应在整个机器周期中保持不变。

除了可选择定时器或计数器，每一个定时器/计数器有四种操作方式可供选择。图 4-7 是对这些功能的描述。方式 0、1、2 对两个定时器/计数器均相同，而方式 3 则不同。

四种操作方式选择如下：

方式 0。在这种方式中，定时器组织为一个 13 位寄存器。当计数从全 1 溢出到全 0 时，使定时器中断标志 TF1 置位。当 TR1＝1 并且 GATE＝0 或 INT1＝1 时，允许定时器计数输入。13 位寄存器由 TH1 所有的 8 位和 TL1 的低 5 位所组成。TL1 的高 3 位内容不定，可不必理会。置位运行标志（TR1）不会清除寄存器。方式 0 操作时，定时器 0 与定时器 1 均相

同，只是用 TR0、TF0 和 INT0 替换图 6-9a 中对应的定时器 1 的信号。有两个不同的 GATE 位，一个用于定时器 1 (TMOD.7)，另一个用于定时器 0 (TMOD.3)。

方式 1：除了定时器寄存器用 16 位运行外，方式 1 与方式 0 相同。

方式 2：方式 2 把定时器寄存器组织成 1 个可自动重新装入的 8 位计数器 (TL1)，从 TL1 的溢出不仅置位 TF1，而且还把 TH1 的内容再装入 TL1，TH1 可由软件预置为任何需要的 1B 值。重新装入不影响 TH1 内容。

方式 3：如果置定时器 1 为方式 3，则它停止计数，其效果与置 TR1 = 0 相同。如果置定时器 0 为方式 3，则 TL0 和 TH0 变为两个分开的计数器，定时器 0 为方式 3 的逻辑如图 6-9d 所示。注意 TL0 使用定时器 0 的所有控制位：C/$\overline{T}$、GATE、TR0、$\overline{INT0}$ 和 TF0。TH0 固定为定时器功能（计数机器周期），并使用定时器 1 的 TR1 和 TF1（这样 TH0 控制定时器 1 中断）。



图 4-7　定时器工作方式

一般情况下，除非定时器 1 已用作串行口的波特率发生器，不会把定时器 0 置为方式 3。方式 3 是为了需要两个独立的定时器/计数器加上串行口的应用场合而特地提供的。这时可把定时器 1 用作波特率发生器（方式 2），把定时器 0 置为方式 3。

定时器控制和状态寄存器。两个特殊功能寄存器 TMOD 和 TCON，用于定义操作方式，控制定时器/计数器的功能。当一条指令改变 TMOD 或 TCON 的内容，该改变锁存在 SFR 中，并在下一条指令的第一周期的 S_1P_1 发生作用。这两寄存器分别介绍如下。

TMOD：定时器方式控制寄存器位。

标准分享网 www.bzfxw.com 免费下载

这里 M_1M_0 定义方式见表 4-3。

表 4-3　M_1M_0 定义方式

M_1	M_0	方式	描　　述
0	0	0	13 位计数器
0	1	1	16 位计数器
1	0	2	具有自动重新装入的 8 位计数器定时器分为 2 个 8 位计数器或停止定时器 1
1	1	3	T_0 分成两个独立的 8 位计数器，T_1 在方式 3 时停止工作

位：　7　6　5　4　3　2　1　0

　　GATE　$C/\overline{T}$　M_1　M_0　GATE　$C/\overline{T}$　M_1　M_0

|←———定时器|——→| ←———定时器 0———→ |

$C/\overline{T}$　选择计数器或定时器功能。“1”为计数器功能（在 T_0 或 T_1 发生负跳变时计数），“0”为定时器功能（计数机器周期）。

GATE 门控制。置位时，只有$\overline{INTX}$引脚为高，并且 TRX 位置位时才选通定时器“X”。置 0 时，只要 TRX 位置位就选通定时器“X”。

注意：TMOD 的所有位在复位时均清“0”。

TCON：定时器控制寄存器

位：　7　6　5　4　3　2　1　0

　　TF1　TR1　TF0　TR0　IE1　IT1　IE0　IT0

TE1　定时器 1 溢出中断标志。当定时器 1 溢出时由内部硬件置 1。当处理机转向中断服务程序时由内部硬件清“0”。

TR1　定时器 1 运行控制位。由软件置位/复位来开启或关闭定时器 1。

TF0　定时器 0 溢出中断标志。当定时器 0 溢出时由内部硬件置 1。当处理机转向中断服务程序时，由内部硬件清“0”。

TR0　定时器 0 运行控制位。由软件置/复位来开启或关闭定时器 0。

IE1　外部中断 1 跳变标志。当检测到$\overline{INT1}$发生 1 到 0 的跳变且 IT1＝1 时，由内部硬件置位 IE1。当处理机转向中断服务程序时由内部硬件清“0”。

IT1　决定外部中断 1 是沿触发还是电平触发。如 IT1＝0，外部中断由$\overline{INT1}$上的低电平而不是 IE1 位上的“1”所触发。如 IT1＝1，则为沿触发。

IE0　外部中断 0 跳变标志。当检测到$\overline{INT0}$发生 1 到 0 的跳变，且 IT0＝1 时，由内部硬件置位 IE0。当处理机转向中断服务程序时，由内部硬件清“0”。

IT0　决定外部中断 0 是沿触发还是电平触发。如果 IT0＝1，外部中断 0 为沿触发。如 IT0＝0，外部中断由$\overline{INT0}$引脚上的低电平触发，而不是由 IE0 位的“1”所触发。

其中后四位与中断有关，以后将逐渐介绍。

注意：TCON 的所有位在复位时均清“0”。

七、串行接口

串行接口可同时发送和接收数据。串行口寄存器的存取都是通过寄存器 SBUF 进行。数据写入 SBUF，就是将待发送数据装入发送寄存器，读 SBUF 操作，实际上是提取接收寄存

器的内容。

八、中断系统

MCS-51 提供 5 个中断源，每一个能程控为两个优先级中的一个。中断系统结构如图 4-8 所示。其中五个中断源列表见表 4-4。



图 4-8　MCS-51 中断系统结构

表 4-4　五个中断源列表

中　断　源	优　先　权
外中断$\overline{INT0}$	最 高 级
定时器 0	↓
外中断$\overline{INT1}$	
定时器 1	
串行口	最 低 级

说明：

外中断$\overline{INT0}$：来自 P3.2 端的外部请求源（在每个机器周期的 S_5P_2 期间采样）。

定时器 0：定时器 0 溢出，溢出时激发中断请求标志 IF0。

外中断$\overline{INT1}$：来自 P3.3 端的外部请求源（在每个机器的 S_5P_2 期间采样）。

定时器 1：定时器 1 溢出，溢出时激发中断请求标志 IF1。

串行口：完成每一帧串行信号的接收与发送时，激发中断请求标志 TI（发送时）或 RI（接收时）。

每个中断源都可以分别清除或置位特殊功能寄存器 IE 中的一位来加以开放或禁止。每一个中断源都可以通过清除或置位 IP 寄存器中的一个位来编程为高优先级或低优先级。优先级低的中断源本身能被优先级高的中断所打断，但不会被另一个优先级低的中断所打断。为了实现这种规则，中断系统包含了两个不可编程的“优先级等效”触发器。一个触发器用于指明已进入高优先级的中断服务，以阻止其它的中断请求。另一个触发器用于说明已进入低优先级的中断服务，阻止除高优先级以外的全部其他中断请求。

万一同时接收到几个相同优先级的中断请求时，响应哪一个中断请求，则由内部查讯顺序来决定。所以，对每一个优先级都有一个由查讯顺序决定的第二优先权结构。

在每个机器周期内，对所有的中断源都进行顺序检测。所以在任何一个周期的 S_6 期间，有效的中断请求都已找到了优先级的排列。只要中断应答不被任何下列条件之一所阻止，对

标准分享网 www.bzfxw.com 免费下载

高优先权的中断请求，将在下一个机器周期的 S_1 期间开始应答。

1）已经进行同级或高级中断服务。

2）现行机器周期不是正在执行的指令的最后一个周期（换句话说，在现行指令执行完毕之前，是不会响应中断请求的）。

3）是在执行 RETI 指令或存取特殊功能寄存器 IE 或 IP 的指令。（换句话说，在 RETI 指令或写（读）IE（IP）指令之后，一直到至少另一条指令执行完毕之前，是不响应中断请求的）。如果上述条件之一成立，中断优先查询结果就无效。

中断优先查询结果将在此后一个机器周期发生作用。

处理机在应答一个中断请求时，首先置位相应的优先级有效触发器，然后执行一个硬件子程序调用，转向中断服务子程序。同时清除中断请求标志（但是它不能清除 INT0、INT1、TI 和 RI，因为它不能控制这些信号源）。调用硬件子程序时把程序计数器的内容推入堆栈（但不保护 PSW 的内容），然后根据中断响应的来源，把相应的地址装入 PC（各中断源的中断矢量）见表 4-5。

表 4-5　中断源的中断矢量

中　断　源	地　　址	中　断　源	地　　址
外中断 INT0	0003H	定时器 1	001BH
定时器 0	000BH	串行口	0023H
外中断$\overline{INT1}$	0013H		

然后，从此地址开始执行中断服务程序，直至遇到一条 RETI 指令为止。

RETI 指令将清除在中断响应时置位的“优先级有效”触发器。然后把堆栈顶部的两个字节弹出来，再装入计数器。从原来打断处开始执行被中断的程序。

由于中断系统内部逻辑结构的关系。一般在一个单中断系统中，应答时间通常大于 3 个机器周期，而小于 8 个机器周期。

中断控制寄存器 TCON：定时器/计数器的控制寄存器，字节地址为 88H，TCON 能锁存外部中断请求标志。

与中断有关的格式见表 4-6。

表 4-6　与中断有关的格式

	D7	D6	D5	D4	D3	D2	D1	D0
TCON	TF1		TF0		IE1	IT1	IE0	IT0
位地址	8F		8D		8B	8A	89	88

1）TF1　为 T1 溢出中断标志。T1 被允许计数以后，从初值开始加 1 计数，当产生溢出时，由硬件置“1”TF1，向 CPU 请求中断，一直保持到 CPU 响应中断时，才由硬件清“0”（也可由查讯软件清“0”）。

2）TF0　为 T0 溢出中断标志。意义与 TF1 相同。

3）IT1　选择外部中断请求 1 为边沿触发方式还是电平触发方式的控制位。IT＝0 为电平触发方式，$\overline{INT1}$低电平有效。IT1＝1 为边沿触发方式，$\overline{INT1}$输入脚上的高到低的负跳变有效。IT1 也可由软件置“1”或清“0”。

4）IT0　选择外部中断请求 0 触发方式控制位。意义与 IT1 相同。

5）IE1　外部中断1的中断申请标志。当IT1＝0（即电平触发方式）时，每个机器周期的S_5P_2采样$\overline{INT1}$，若$\overline{INT1}$为低电平则置“1”IE1，否则置“0”IE1。当IT1＝1（即边沿触发）时，当第一个机器周期采样到$\overline{INT1}$为高电平，第二个机器周期采样到低电平时，则置“1”IE1，否则置“0”IE1。IE1为1表示外部中断1正在向CPU申请中断。当CPU响应中断转向中断服务程序时，由硬件清“0”IE1。

6）IE0　外部中断0的中断申请标志。意义与IE1相同。

SCON为串行口控制寄存器。字节地址为98H，SCON的低二位锁存串行口的接收中断和发送中断标志，与中断有关的寄存器格式见表4-7、表4-8。

1）TI为串行口发送中断标志。

表4-7　SCON寄存器格式

	D7	D6	D5	D4	D3	D2	D1	D0
SCON							TI	RI
位地址							99	98

表4-8　IE寄存器格式

	D7	D6	D5	D4	D3	D2	D1	D0
IE	EA			ES	ET1	EX1	ET0	EX0
位地址	AF			AC	AB	AA	A9	A8

2）RI为串行口接收中断标志。

IE中断允许寄存器，字节地址A8H，MCS-51CPU对中断源的开放或屏蔽是由它进行控制的。

1）EA　CPU的中断开放标志。EA＝1，CPU开放中断。EA＝0，CPU屏蔽所有的中断申请。

2）ES　串行中断允许位。ES＝1，允许串行口中断。ES＝0，禁止串行口中断。

3）ET1　定时器/计数器T1的溢出中断允许位。ET1＝1，允许T1中断。ET1＝0，禁止T1中断。

4）EX1　外部中断1中断允许位。EX1＝1，允许外部中断1。EX1＝0。禁止外部中断1。

5）ET0　定时器/计数器T0溢出中断允许位。ET0＝1，允许T0中断。ET0＝0，禁止T0中断。

6）EX0　外部中断0中断允许位。EX0＝1，允许外部中断0。EX0＝0，禁止外部中断0。

IP中断优先级寄存器。字节地址B8H，其格式见表4-9。

表4-9　IP中断优先寄存器格式

	D7	D6	D5	D4	D3	D2	D1	D0
IP				PS	PT1	PX1	PT0	PX0
位地址				BC	BB	BA	B9	B8

1）PS　串行口中断优先级控制位。PS＝1，串行口定义为高优先级中断。PS＝0，为低优先级中断。

2）PT1　定时器1中断优先级控制位。PT1＝1，定时器T1定义为高优先级中断。

标准分享网 www.bzfxw.com 免费下载

PT1=0，为低优先级中断。

3）PX1　外部中断1中断优先级控制位。PX1=1，外部中断1定义为高优先级中断。PX1=0，为低优先级中断。

4）PT0　定时器0中断优先级控制位。PT0=1，定时器T0定义为高优先级中断。PT0=0，为低优先级中断。

5）PX0　外部中断0中断优先级控制位。PX0=1，外部中断0定义为高优先级中断。PX0=0，为低优先级中断。

以上寄存器在MCS-51复位时，为全0。对于这些位可以进行位操作，对寄存器可以字节操作，以更新其内容。

九、复位时内部寄存器状态（见表4-10）。

表4-10　复位时内部寄存器状态

寄存器	内容	寄存器	内容
PC	0000H	TMOD	00H
A	00H	TCON	00H
B	00H	TH0	00H
PSW	00H	TL0	00H
SP	07H	TH1	00H
DPTR	0000H	TL1	00H
P0～P3	0FFH	SCON	00H
IP	(XXX00000)	SBAF	(XXXXXXXX)
IE	(0X000000)	PCON	(0XXXXXXX)

复位不影响内部RAM。

十、MCS-51系列单片机引脚说明

V_{SS}：电路地电平。

V_{CC}：在编程（用于8751）检验（8051或8751）和正常运行时的电源。

P0口：它是一个8位开漏双向I/O口。它也是访问外部存储器的多路低位地址和数据总线（这时它有内部提升电阻）。在程序检验时也用作输出指令字节（这时需加外部提升电阻）。P0口能吸收8个LSTTL输入。

P1口：它是一个具有内部提升电阻的8位双向I/O口。在8051或8751程序检验时，它接收低位地址字节。P1口能吸入/放出3个LSTTL输入。它不需要外部提升电阻就能直接驱动MOS输入。对于8031它是一个给用户的并行口。

P2口：它是一个具有内部提升电阻的8位双向I/O口。在访问外部存贮器时，它输出高位地址字节。在8051或8751的程序检验时，它也接收高位地址和控制信号。P2口能吸收/放出3个LSTTL输入，不需外部提升电阻就能直接驱动MOS输入。

P3口：它是一个具有内部提升电阻的8位双向I/O口。它为双功能口。第一功能和P1口一样作为输入输出。第二功能在前面已有说明。P3口能吸收/放出3个LSTTL输入，不需外部提升电阻就能直接驱动MOS输入。

RST/VPD：振荡器工作时，该引脚上2个机器周期的高电平可以完成复位。由于有一个内部提升电阻，只需要在此脚和V_{CC}脚之间加一个电容，便可以做到上电复位。

ALE/PROG：地址锁存器允许输出。在存取外部存储器时，用于锁存地址低位字节的

地址锁存输出。为了这个目的，即使不访问外部存储器时，ALE 也以振荡频率的 1/6 的固定频率输出。因而它能用作外部时钟或作定时用，然而每次访问外部数据存储器时少输出一个 ALE 脉冲。

$\overline{PSEN}$：程序存储器允许输出。是外部程序存储器的读选通信号。在从外部程序存储器取指时，$\overline{PSEN}$每个机器周期产生三次有效脉冲输出。

$\overline{EA}$/VPP：$\overline{EA}$为高时，CPU 执行内部程序存储器的指令（除非程序计数器超过 0FFFH）；$\overline{EA}$为低时，CPU 仅执行外部程序存储器中的程序。使用 8031 时，$\overline{EA}$必须外接为地。

XTAL1：振荡器的反相放大器输入。使用外部振荡器时必须接地。

XTAL2：振荡器的反相放大器输出和内部时钟发生器的输入。使用外部振荡器时，用于输入外部振荡信号。

第三节　MCS-51 系列单片机指令系统

MCS-51 系列单片机的指令系统和一般的微型机一样，具有两级形式，一级为汇编语言级，一级为机器语言级。对于用户来说，编写程序时主要使用汇编语言，然后由汇编语言程序转变成机器语言程序。汇编语言的格式如下：

[标号]：操作码助记符　[第一操作数]　[第二操作数]　[注释]

第一部分为标号（可以没有）。它为用户定义的符号，标号值代表这条指令所在地址。标号以字母开始，其余位，数字或字母任选，并以“:”结尾。

第二部分为指令操作码助记符。它是由 2～5 个字符组成的字符串。

第三部分为操作数。它与指令之间必须以 1 个或几个空格分隔，操作数之间以逗号分开。

第四部分为注释字段。是用户对该条指令或该程序的功能说明，也是可有可无的。

MCS-51 的指令系统共有 111 条指令。其中 49 条为 1B 指令，45 条为 2B 指令，17 条为 3B 指令。

在分析 MCS-51 具体指令以前，首先介绍一下 MCS-51 所具有的几种寻址方式，然后再介绍指令。

一、寻址方式

MCS-51 寻址方式及作用区域见表 4-11。

表 4-11　MCS-51 寻址方式及作用区域

序号	方　式	利　用　变　量	使　用　空　间
1	寄存器寻址	R0～R7 A B CY DPTR	
2	直接寻址		内部 RAM 和特殊功能寄存器
3	寄存器间址	@R0　@R1SP @R0　@R1DPTR	内部 RAM 外部 RAM
4	立即寻址		程序存储器
5	变址寻址	DPTR+A　PC+A	程序存储器
6	相对寻址	PC+偏移量	程序存储器
7	位　寻　址		内部 RAM 和特殊功能存储器

1. 寄存器寻址　由指令指出某一个寄存器的内容作为操作数，这种寻址方式称为寄存器

标准分享网 www.bzfxw.com 免费下载

寻址。它允许访问所选到的寄存器（RB）的8个寄存器（R7～R0）。用PSW中的2位RS1、RS0可选择四个寄存器区的哪一个为工作寄存器区，其对应见表4-12。

表 4-12

PSW·4（RS1）	PSW·3（RS0）	CPU工作寄存器区R0～R7
0	0	0区
0	1	1区
1	0	2区
1	1	3区

其它也可用寄存器寻址方式访问的寄存器有A、B、C和DPTR。

2. 直接寻址　在指令中含有操作数的直接地址，该地址指出了参与运算或传送的数据所在的字节单元或位。

直接寻址方式访问三种存储空间：

（1）特殊功能寄存器。特殊功能寄存器只能用直接寻址方式访问。

（2）内部数据存储器的低128个字节。

（3）位地址空间。

3. 寄存器间址　由指令指出某一个寄存器的内容作为操作数的地址，这种寻址方式称为寄存器间接寻址。应特别注意寄存器的内容不是操作数，而是操作数所在的存储器的地址。

寄存器间接寻址使用所选定的寄存器区的R0和R1的内容或用栈指针SP的内容（仅PUSH和POP）来寻址内部数据RAM。寄存器间接寻址也用于访问外部数据存储器。如DPTR可以用来访问外部数据存储器。寄存器间接寻址符号为“@”。

4. 立即寻址　操作数包含在指令字节中，即操作数以指令字节的形式存放于程序存储器中，这种寻址方式称为立即寻址方式。立即数前面必须加符号“#”。

5. 变址寻址　由指令指定的偏移量寄存器和变址寄存器DPTR或PC相加，所得结果作为操作地址。这种寻址方式为变址寻址。这种寻址方式常用来访问程序存储器的常数表格。

6. 相对寻址　以PC的内容作为基地址，加上指令中给定的偏移量作为转移地址。这种寻址方式为相对寻址。

7. 位寻址　对位地址空间的某一个位，进行算术逻辑操作以及一般的传送操作。

这里我们介绍一下MCS-51的位地址空间。MCS-51单片机的位地址空间为00～FFH，为内部RAM中20H～2FH的16个单元的128个位。凡是字节地址能被8整除的特殊功能寄存器都具有位地址，它们离散地分布在80H～FFH之间。MCS-51位地址空间是不连续的。位地址映象见表4-13和表4-14。

表 4-13　RAM寻址区位地址映象

字　节	位　地　址							
地址	D7	D6	D5	D4	D3	D2	D1	D0
2FH	7F	7E	7D	7C	7B	7A	79	78
2EH	77	76	75	74	73	72	71	70
2DH	6F	6E	6D	6C	6B	6A	69	68
2CH	67	66	65	64	63	62	61	60

（续）

字　节	位　地　址							
地址	D7	D6	D5	D4	D3	D2	D1	D0
2BH	5F	5E	5D	5C	5B	5A	59	58
2AH	57	56	55	54	53	52	51	50
29H	4F	4E	4D	4C	4B	4A	49	48
28H	47	46	45	44	43	43	41	40
27H	3F	3E	3D	3C	3B	3A	39	38
26H	37	36	35	34	33	32	31	30
25H	2F	2E	2D	2C	2B	2A	29	28
24H	27	26	25	24	23	22	21	20
23H	1F	1E	1D	1C	1B	1A	19	18
22H	17	16	15	15	13	12	11	10
21H	0F	0E	0D	0C	0B	0A	09	08
20H	07	06	05	05	03	02	01	00

表 4-14　特殊功能寄存器位地址映象

特殊功能寄存器	位　地　址							
	D7	D6	D5	D4	D3	D2	D1	D0
B	F7	F6	F5	F4	F3	F2	F1	F0
ACC	E7	E6	E5	E4	E3	E2	E1	E0
	CY	AC	F0	RS1	RS0	OV		P
PSW	D7	D6	D5	D4	D3	D2	D1	D0
				PS	PT1	PX1	PT0	PX0
IP	—	—	—	BC	BB	BA	B9	B8
P3	B7	B6	B5	B4	B3	B2	B1	B0
				ES	ET1	EX1	ET0	EX0
IE	AF	—	—	AC	AB	AA	A9	A8
P2	A7	A6	A5	A4	A3	A2	A1	A0
	SW0	SW1	SW2	REN	TB8	TI	RI	
SCON	9F	9E	9D	9C	9B	9A	99	98
P1	97	96	95	94	93	92	91	90
	TEI	TRI	TF0	TR0	IE1	IT1	IE0	IT0
TCON	8F	8E	8D	8C	8B	8A	89	88
P0	87	86	85	84	83	82	81	80

如上所述，MCS-51 共有五个存储器空间，且多数从零地址开始编址：

程序存储器空间　　0000H～FFFFH

内部 RAM 空间　　00H～FFH

特殊功能寄存器空间　　80H～FFH

位地址空间　　00H～FFH

外部 RAM 和 I/O 空间　　0000H～FFFFH

指令对哪一个存储器空间进行操作，是由指令的操作码和寻址方式确定的。对程序存储器只能采用立即寻址和基寄存器加变址寄存器间接寻址方式。特殊功能寄存器只能采用直接寻址方式，不能采用寄存器间接寻址。外部扩展的数据存储器只能用 MOVX 指令实现数据的传送。内部 RAM 的低 128 个字节（00～7FH）既能用直接寻址，也能用间接寻址。

标准分享网 www.bzfxw.com 免费下载

二、指令系统分析

按指令功能，MCS-51 指令系统可按如下分类：

1）数据传送类指令。

2）算术运算指令。

3）逻辑运算指令。

4）位操作指令。

5）控制转移指令。

我们将在以下对 MCS-51 每类指令分别说明它们的功能和应用，并相应举一些简单例子。

1. 数据传送类指令　CPU 在进行算术和逻辑运算时总需要有操作数据，所以数据传送是一种最基本、最主要的操作。在通常的应用程序中，数据传送指令占很大比例，数据传送操作是否灵活、快速对整个程序的编写和执行效率起很大的作用。在 MCS-51 指令系统中，数据传送指令相当丰富。

（1）以累加器 A 为目的操作数的指令

	指令编码		
MOV A，Rn	11101×××i		n=0～7
MOV A，direct	11100101		直接地址
MOV A，@Ri	1110011i		i=0，1
MOV A，#data	11100100		立即数

这组指令的功能是把源操作数的内容送入累加器 A。源操作数有寄存器寻址、直接寻址、寄存器间接寻址和立即寻址方式。

例如：MOV A，R6；（R6）→A

MOV A，70H；（70H）→A

MOV A，@R0；（（R0））→A

MOV A，#78H；78H→A

（2）以 Rn 为目的操作数指令

	指令编码		
MOV Rn，A	11111rrr		n=0～7
MOV Rn，direct	10101rrr	直接地址	n=0～7
MOV Rn，#data	01111rrr	立即数	n=0～7

这组指令的功能是把源操作数的内容送入当前工作寄存器区的 R0～R7 中的某一个寄存器。源操作数有寄存器寻址、直接寻址和立即寻址等式。

例如：MOV R2，A；　（A）→R2

MOV R7，70H；　（70H）→R7

MOV R3，#0A0H；0A0H→R3

（3）以直接地址为目的操作数的指令

	指令编码	
MOV direct，A	11110101	直接地址

MOV direct，Rn　　10001rrr　　直接地址　　n=0～7

它可寻址0～255单元，0～127为片内RAM，128～255为特殊功能寄存器空间，而特殊功能寄存器只有21个，128～255空间中有许多地址均无定义，如果用户对之读写，将会发现读出的和写入的不同，且第一次和第二次读出数据不同。

（4）以寄存器间接地址为目的操作数的指令。

	指令编码		
MOV @Ri，A	1111011i		i=0，1
MOV @Ri，direct	1010011i	直接地址	i=0，1
MOV @Ri，#data	0111011i	立即数	i=0，1

这种指令的功能是把源操作数内容送入R0或R1指出的存储单元中，源操作数有寄存器寻址、直接寻址和立即数寻址等寻址方式。

例如：MOV @R1，A　　(A)→(R1)

MOV @R0，70H　　(70H)→(R0)

MOV @R1，#80H　　80H→(R0)

（5）十六位数据传送指令

	指令编码		
MOV DPTR，#data16	10010000	高位立即数	低位立即数

这条指令的功能是把16位常数送入DPTR。DPTR由DPH和DPL组成，这条指令执行结果把高位立即数送入DPH，低送立即数送入DPL。

例如：MOV DPTR，#7800H；DPH←#78H DPL←#00H

（6）栈操作指令

在MCS-51内部RAM中可以设定一个后进先出的区域称为堆栈，在特殊功能寄存器中有一个堆栈指针SP，它指出栈顶的位置，在指令系统中有两条用于数据传送的栈操作指令。

进栈指令：

	指令编码	
PUSH direct	11000000	直接地址

这条指令的功能是首先将栈指针SP加1，然后把直接地址指出的内容传送到栈指针SP寻址的内部RAM单元中。

例如：(SP)＝60H　(ACC)＝30H　执行下列指令

PUSH　ACC；(SP)＋1＝61→SP，(ACC)→61H

结果　(61H)＝30H，(SP)＝61H

退栈指令：

	指令编码	
POP direct	11010000	直接地址

这条指令的功能是栈指针SP寻址的内部RAM单元内容送入直接地址指出的字节单元中，栈指针减1。

例如：(SP)＝62H，(62H)＝70　执行下列指令

POP　DPL；((SP))→DPH，(SP)－1→SP

标准分享网 www.bzfxw.com 免费下载

（7）累加器 A 与外部数据存储器传送指令

	指令编码	
MOVX A，@DPTR	11100000	
MOVX A，@Ri	1110001i	i=0，1
MOVX @ DPTR，A	11110000	
MOVX @ Ri，A	1111001i	i=0，1

这组指令的功能是累加器 A 和外部 RAM 存储器或 I/O 口的数据相互传送，这组指令将在以后详细介绍。

（8）查表指令

	指令编码
MOVC A，@A+PC	10000011
MOVC A，@A+DPTR	10010011

1）前一条指令以 PC 作为基址寄存器，A 的内容作为无符号数和 PC 内容（下一条指令的起始地址）相加后得到一个 16 位的地址，由该地址指出的程序存储器单元内容送到累加器 A。

例如：（A）=30H，执行指令：

地址　　指令

1000H　　MOVC A，@A+PC

结果将程序存储器中 1031H 单元内容送入 A。此指令的查表只能在该指令的 256 个单元之内。

2）后一条指令以 DPTR 作为基址寄存器，其它与前相同。

例如：（DPTR）=8100H　（A）=40H 执行指令

MOVC A，@A+DPTR

结果将程序存储器中 8140H 单元中内容送入累加器 A。这条指令可以在 64KB 程序存储器内查表。

（9）字节交换指令

	指令编码		
XCH A，R1	11001rrr		n=0～7
XCH A，direct	11000101	直接地址	
XCH A，@Ri	1100011i		i=0，1

这组指令的功能是将累加器 A 的内容和源操作数内容相互交换。源操作数有寄存器寻址、直接寻址和寄存器间址等寻址方式。

在前面的指令的编码中，“rrr”代表的意义如下：

rrr	对应寄存器
000	R0
001	R1
010	R2
011	R3

100　　R4
101　　R5
110　　R6
111　　R7

2. 算术运算指令　在 MCS-51 指令系统中，有单字节的加、减、乘、除法指令。数据运算功能比较强。

(1) 加法指令

	指令编码		
ADD A，Rn	00101rrr		n=0～7
ADD A，direct	00100101	直接地址	
ADD A，@Ri	0010011i		i=0，1
ADD A，#data	00100100	立即数	

这组加法指令的功能是把指出的字节变量加到累加器 A 上，其结果放在累加器 A 中。

如果位 7 有进位输出，则置“1”进位 CY，否则清“0”CY；如果位 3 有进位输出，置“1”辅助进位 AC，否则清“0”AC；如果位 6 有进位输出。而位 7 没有，或者位 7 有进位而位 6 没有则置“1”输出标志 OV，否则清“0”OV。

以上的几个标志存储在程序状态字寄存器 PSW 中，其格式如下：

CY	AC	FO	RS1	RS0	OV		P

各位的功能如表 4-15。其中 RS1、RS0 就是在前面用到的寄存器区选择位。

例如：(A)=53H　(R0)=0FCH，执行指令：

ADD A，R0

结果：

```
          01010011
        +) 11111100
        ------------
     CY=1 01001111
```

A=4FH，CY=1，AC=0，OV=0，P=1

表　4-15

功　能	标　志	位　地　址
进位标志（也是 C 寄存器）	CY	PSW·7 (0D7H)
辅助进位标志	AC	PSW·6 (0D6H)
用户标志	F0	PSW·5 (0D5H)
寄存器区选择 MSB	RS1	PSW·4 (0D4H)
寄存器区选择 LSB	RS0	PSW·3 (0D3H)
溢出标志	OV	PSW·2 (0D2H)
保留		PSW·1 (0D1H)
奇偶标志	P	PSW·0 (0D0H)

(2) 带进位加法指令

	指令编码	
ADDC A，Rn	00111rrr	n=0～7

标准分享网 www.bzfxw.com 免费下载

ADDC A，direct	00110101	直接地址	
ADDC A，@Ri	0011011i		i=0，1
ADDC A，#data	00110100	立即数	

它的功能是同时把所指出的字节变量，进位标志与累加器 A 内容相加，结果放在 A 中，其它与 ADD 指令相同。

例如：(A)=85H,(20H)=0FFH,CY=1 执行指令

ADDC A，20H

结果

```
          10000101
        +) 11111111
        ----------
   CY=1  10000101
```

(A)=85H，CY=1，AC=1，OV=0，P=1

(3) 增量指令

	指令编码		
INC A	00000100		
INC Rn	00001rrr		n=0～7
INC direct	00000101	直接地址	
INC @Ri	0000011i		i=0，1

这组指令的功能是把所指出的变量加 1。不影响任何标志。操作数有寄存器寻址、直接寻址和寄存器间址方式。

例如：INC A；(A) +1→A

(4) 带进位减法指令

	指令编码		
SUBB A，Rn	10011rrr		n=0～7
SUBB A，direct	10010101	直接地址	
SUBB A，@Ri	1001011i		i=0，1
SUBB A，#data	10010100	立即数	

这组指令功能是从累加器 A 中减去指令的变量和标志结果放在累加器 A 中。

如果位 7 需借位则置“1”CY；否则，清“0”CY。如果位 3 需借位则置“1”AC；否则，清“0”AC。如果位 6 需借位而位 7 不需要借位，或者位 7 需借位而位 6 不需，则置“1”溢出标志 OV；否则，清“0”OV。源操作数允许寄存器寻址、直接寻址、寄存器间址和立即寻址方式。

例如：(A)=0C9H,(R2)=54H,CY=1 执行指令

SUBB A，R2

结果

```
          11001001
        -) 01010100
        ----------
          01110100
          ↑
```

差为 (A) =74H，CY=0，AC=0，OV=1，P=0

(5) 减1指令

操作码为DEC，功能为指定的变量减1，形式与INC指令相同。

(6) 乘法指令

	指令编码
MUL AB	10100100

它们的功能是把累加器A和寄存器B中的无符号8位整数相乘，将16位积的低位字节放在A中，高位字位放在B中。如果积大于255（0FFH）则置位溢出标志OV，否则清“0”OV。进位标志是清“0”。

例如：(A)－50H,(B)＝0A0H 执行指令

MUL AB

结果　(B)＝32H,(A)＝00H 即积为3200H

(7) 除法指令

	指令编码
DIV AB	10000100

它的功能是把A中的无符号8位整数除以B中的8位无符号整数，所得的商的整数部分存放在A中，余数放在B中。如除数为0，则A、B内容不定，置“1”OV，否则清“0”OV。

3. 逻辑运算指令

(1) 简单逻辑操作指令（以累加器A为主体）

	指令编码	
1) CLR A	11100100	累加器A清“0”，不影响标志
2) CPL A	11110100	累加器A按位取反，不影响标志。
3) RL A	00100011	累加器A循环左移一位，不影响标志。
4) RLC A	00110011	累加器A带进位循环左移一位。
5) RR A	00000011	累加器A循环右移一位，不影响标志。
6) RRC A	00010011	累加器A带进位右移一位。

(2) 逻辑与指令

	指令编码			
ANL A，Rn	01011rrr			n＝0～7
ANL A，direct	01010101	直接地址		
ANL A，@Ri	0101011i			i＝0，1
ANL A，#data	01010100	立即数		
ANL direct，A	01010010	直接地址		
ANL direct，#data	01010011	直接地址	立即数	

它们的功能是在指出的变量之间，以位为基础的逻辑与操作，结果放到目的变量中。

例如：ANL A，R1；(A) ∩ (R1) →A

ANL 70H，A；(70H) ∩ (A) →70H

(3) 逻辑或指令

标准分享网 www.bzfxw.com 免费下载

	指令编码		
ORL A，Rn	01001rrr		n=0～7
ORL A，direct	01000101	直接地址	
ORL A，@Ri	0100011i		i=0，1
ORL A，#data	01000100	立即数	
ORL direct，A	01000010	直接地址	
ORL direct，#data	01000011	直接地址	立即数

它们的功能是在所指出的变量之间，执行以位为基础的逻辑或操作，结果放到目的变量中去。

（4）逻辑异、或指令

	指令编码		
XRL A；Rn	01101rrr		n=0～7
XRL A；direct	01100101	直接地址	
XRL A；@Ri	0110011i		i=0，1
XRL A；#data	01100100	立即数	
XRL direct，A	01100010	直接地址	
XRL direct，#data	01100011	直接地址	立即数

它们的功能是在所指出的变量之间，执行以位为基础的逻辑异或操作，结果放到目的变量中去。

以上三类逻辑操作（ANL、ORL、XRL）的操作数有寄存器寻址、直接寻址、寄存器间址和立即寻址方式。

4．位操作指令

（1）数据位传送指令

	指令编码	
MOV C，bit	10100010	位地址
MOV bit，C	10010010	位地址

它们的功能是由源操作数指出的布尔变量，送到目的操作数指定的单元中去。其中一个操作数必须为进位标志，另一个是任何直接寻址位，不影响其它标志。

（2）位变量修改指令

	指令编码	
CLR C	11000011	
CLR bit	11000010	位地址
CPL C	10110011	
CPL bit	10110010	位地址
SETB C	11010011	
SETB bit	11010010	位地址

这些指令将操作数指出的位清“0”、取反、置“1”，不影响其他标志。

例如：CLR　C　　；0→Cy

SETB P1.7；1→P1.7

（3）位变量逻辑与、或指令

	指令编码	
ANL C，bit	10000010	位地址
ANL C，$\overline{bit}$	10110000	位地址
ORL C，bit	01110010	位地址
ORL C，$\overline{bit}$	10100000	位地址

指令中“—”表示对位地址的内容进行取反。这组指令是把第一操作数的内容与第二操作数的内容（或取反）进行逻辑与（或）。

5. 控制转移指令

（1）短跳转指令

	指令编码	
AJMP addr 11	$a_{10}a_9a_8$00001	$a_7a_6a_5a_4a_3a_2a_1a_0$

这是2KB范围内的无条件跳转指令。该指令在执行时先PC+2，然后把PC的高5位（PC+2以后）与给出的11位地址相连，此数送入PC。

（2）相对转移指令

	指令编码	
SJMP rel	10000000	相对地址 rel

它是无条件跳转指令，执行时先PC+2后，把指令的有符号数（范围为－128～127之间）与当前PC相加送入PC。

（3）长跳转指令

	指令编码		
LJMP addr 16	00000010	$a_{15}\cdots\cdots a_8$	$a_7\cdots\cdots a_0$

它的功能是把指令的第二和第三字节分别装入PC的高位和低位字节中，无条件地转向指定地址。目的地址可以在64KB程序存储器地址空间的任何地方、不影响标志位。

（4）散转指令

	指令编码
JMP @A+DPTR	01110011

它们的功能是把累加器A中的8位无符号数与数据指针DPTR内容相加，所得的值装入PC，执行这条指令不改变A和DPTR内容，也不影响标志。

（5）条件转移指令　条件转移指令是依某种特定条件转移的指令。条件满足时转移（相当一条相对转移指令）。条件不满足时，则顺序执行下面的指令。目的地址在以下一条指令为中心的256B范围中（－128～＋127）。当条件满足时，把PC加到指向下一条指令的第一个字节地址，再把有符号的相对偏移量加到PC上，计算出转向地址。

	指令编码		条件
JZ rel	01100000	相对地址 rel	(A) =0
JNZ rel	01110000	相对地址 rel	(A) ≠0

标准分享网 www.bzfxw.com 免费下载

JC rel	01000000	相对地址 rel		CY = 1
JNC rel	01010000	相对地址 rel		CY = 0
JB bit rel	00100000	位地址	相对地位 rel	(bit) = 1
JNB bit rel	00110000	位地址	相对地位 rel	(bit) = 0
JBC bit rel	00010000	位地址	相对地址	(bit) = 1

它们的功能为：

1）JZ　如果累加器 A 为零，则执行转移。

2）JNZ　如果累加器 A 不为零，则执行转移。

3）JC　如果进位标志 CY 为 1，则执行转移。

4）JNC　如果进位标志 CY 为 0，则执行转移。

5）JB　如果直接寻址的位值为 1，则执行转移。

6）JNB　如果直接寻址的位值为 0，则执行转移。

7）JBC　如果直接寻址的位值为 1，则执行转移，然后清“0”直接寻址的位。

(6) 比较不相等转移指令

	指令编码		
CJNE A，direct，rel	10110101	直接地址	相对地址
CJNE A，#data，rel	10110100	立即数	相对地址
CJNE Rn，#data rel	10111rrr	立即数	相对地址
CJNE @Ri，#data rel	1011011i	立即数	相对地址

这组指令的功能是比较前面二个操作数的大小，如果它们的值不相等则转移，在 PC 加到下一条指令的起始地址后，通过把指令最后一个字节的有符号的相对偏移量加到 PC 上，转到对应地址。如果第一操作数（无符号整数）小于第二操作数（无符号整数）则置位进位标志 CY，否则清“0”CY，不影响任何一个操作数的内容。

(7) 减 1 不为 0 转移指令

	指令编码		
DJNE Rn，rel	11011rrr	相对地址	n = 027
DJNE direct，rel	11010101	直接地址	相对地址

这组指令把源操作数减 1，结果送到源操作数中去。如果结果不为 0 则转移。

(8) 调用指令

1）短调用指令

	指令编码	
ACALL addr11	$a_{10}a_9a_8$10001	$a_7a_6a_5a_4a_3a_2a_1a_0$

此指令执行时先 PC + 2，然后把 PC 的高 5 位（PC + 2 以后）与给出的 11 位地址相连，此数送 PC。所调用的子程序的起始地址必须在与 ACALL 后面指令的第一个字节同在一个 2KB 区域的程序存储器中。

2）长调用指令

指令编码

LCALL addr16　　00010010　$a_{10}\cdots a_8$　　$a_7\cdots a_0$

这条指令无条件地调用位于指定地址的子程序，此子程序可位于 64K 字节范围内程序存储的任何地方。执行时先把 PC＋3，获得下一条指令，并把它压入堆栈，并把栈指针加 2，然后把给出的地址送入 PC，执行程序，执行后不影响任何标志。

（9）返回指令

1）从子程序返回指令

	指令编码
RET	00100010

这条指令的功能是从堆栈中退出 PC，栈指针 SP 减 2，并从此 PC 开始执行程序，不影响任何标志。

2）从中断返回指令

	指令编码
RETI	00110010

这条指令的功能与 RET 相仿，此外 RETI 重新允许现行优先级中断。

注意：由于每个指令周期后均重新计算奇偶位（PSW.0），所以任何改变累加器 A 的指令，不管是固有的还是作为特殊功能寄存器，均影响进位标志。与此类似，改变直接寻址寄存器内容的指令，如果是对 PSW 进行的，则也会影响其它状态标志。状态标志也能由一般的位操作指令所修改。

在表 4-16～表 4-20 中，我们列出了 MCS-51 的指令表，并附有一定的注释，以利于查找方便。

表 4-16　MCS-51 指令表（1）

逻辑操作 记忆符		说明	字节/B	振荡周期/个
ANL	A，Rn	累加器和寄存器相与	1	12
ANL	A，direct	累加器与直接字节相与	2	12
ANL	A，@Ri	累加器与间接 RAM 相与	1	12
ANL	A，#data	累加器和立即数相与	2	12
ANL	direct，#data	直接字节和立即数相与	3	24
ORL	A，Rn	累加器和寄存器相或	1	12
ORL	A，direct	累加器和直接字节相或	2	12
ORL	A，@Ri	累加器与间接 RAM 相或	1	12
ORL	A，#data	累加器与立即数相或	2	12
ORL	direct，A	直接字节与累加器相或	2	12
ORL	direct，#data	直接字节与立即数相或	3	24
XRL	A，Rn	累加器与寄存器异或	1	12
XRL	A，drect	累加器与直接字节异或	2	12
XRL	A，@Ri	累加器与间接 RAM 异或	1	12
XRL	A，#data	累加器与立即数异或	2	12
XRL	direct，A	直接字节与累加器异或	2	12
XRL	direct，#data	直接字节与立即数异或	3	24
CLR	A	清除累加器	1	12
CPL	A	累加器求反	1	12
RL	A	累加器循环左移	1	12
RLC	A	累加器连进位循环左移	1	12
RR	A	累加器循环右移	1	12
RRC	A	累加器连进位循环右移	1	12
SWAP	A	在累加器内进行半字节交换	1	12

标准分享网 www.bzfxw.com 免费下载

表 4-17　MCS-51 指令表（2）

数据传送		说　　明	字节/B	振荡周期/个
记忆符				
MNV	A，Rn	寄存器内容送到累加器	1	12
MOV	A，direct	直接字节送到累加器	2	12
MOV	A，@Ri	间接 RAM 送到累加器	1	12
MOV	A，#data	立即数送到累加器	2	12
MOV	Rn，A	累加器内容送到寄存器	1	12
MOV	Rn，direct	直接字节送到寄存器	2	24
MOV	Rn，#data	立即数送到寄存器	2	12
MOV	direct，A	累加器内容送入直接字节	2	12
MOV	direct，Rn	寄存器内容送入直接字节	2	24
MOV	direct，direct	一个直接字节送入另一个直接字节	3	24
MOV	direct，@Ri	间接 RAM 送入直接字节	2	24
MOV	direct，#data	立即数送入直接字节	3	24
MOV	@Ri，A	累加器送入间接 RAM	1	12
MOV	@Ri，direct	直接字节送入间接 RAM	2	24
MOV	@Ri，#data	立即数送入间接 RAM	3	12
MOV	DPTR，#data16	十六位常数装入数据指示器	3	24
MOVC	A，@A+DPTR	以 DRTR 的内容为基础的字节码送入累加器	1	24
MOVC	A，@A+PC	以 PC 为基础的字节码送入累加器	1	24
MOVX	A，@Ri	从外部 RAM（八位地址）送入累加器	1	24
MOVX	A，@DPTR	从外部 RAM（十六位址作）送入累加器	1	24
MOVX	@Ri，A	从累加器送入外部 RAM（八位地址）	1	24
MOVX	@DPTR，A	从累加器送入外部 RAM（十六位地址）	1	24
PUSH	direct	把直接字节送入堆栈	2	24
POP	direct	直接地从堆栈中弹出	2	24
XCH	A，Rn	寄存器和累加器交换	1	24
XCH	A，direct	直接字节和累加器交换	2	12
XCH	A，@Ri	间接 RAM 与累加器交换	1	12
XCHD	A，@Ri	间接 RAM 的低半字节与累加器交换	1	12

表 4-18　MCS-51 指令表（3）

可变位的布尔操作		说　　明	字节/B	振荡周期/个
记忆符				
CLR	C	清除进位	1	12
CLR	bit	清除直接位	2	12
SETB	C	置位进位	1	12
SETB	bit	置位直接位	2	12
CPL	C	进位求反	1	12
CPL	bit	直接位求反	2	12
ANL	C，bit	进位和直接位相与	2	24
ANL	C，$\overline{bit}$	进位和直接位的补码相与	2	24
ORL	C，bit	进位和直接位相或	2	24
ORL	C，$\overline{bit}$	进位和直进位的补码相或	2	24
MOV	C，bit	直进位送入进位	2	24
MOV	bit，C	进位送入直接位	2	24
JC	ret	若进位位置位则转移	2	24
JNC	rel	若进位不置位则转移	2	24
JB	bit，rel	若直接位置位则转移	3	24
JNB	bit，rel	若直接位不置位则转移	3	24
JBC	bit，rel	若直接位置位则转移并清除位	3	24

表 4-19　MCS-51 指令表（4）

算术操作 记忆符		说明	字节/B	振荡周期/个
ADD	A，Rn	寄存器内容加到累加器	1	12
ADD	A，direct	直接字节内容加到累加器	2	12
ADD	A，@Ri	间接 RAM 内容加到累加器	1	12
ADD	A，#data	立即数加到累加器	2	12
ADDC	A，Rn	寄存器和进位加到累加器	1	12
ADDC	A，direct	直接字节和进位加到累加器	2	12
ADDC	A，@Ri	间接 RAM 和进位加到累加器	1	12
ADDC	A，#data	立即数和进位加到累加器	2	12
SUBB	A，Rn	从累加器减去寄存器和借位	1	12
SUBB	A，direct	从累加器减去直接字节和借位	2	12
SUBB	A，@Ri	从累加器减去间接 RAM 和借位	1	12
SUBB	A，#data	从累加器减去立即数和借位	2	12
INC	A	累加器增量（加 1）	1	12
INC	Rn	寄存器增量（加 1）	2	12
INC	direct	直接字节增量（加 1）	2	12
INC	@Ri	间接 RAM 增量（加 1）	1	12
DEC	A	累加器减 1	1	12
DEC	Rn	寄存器减 1	2	12
DEC	direct	直接字节减 1	1	12
DEC	@Ri	间接 RAM 减 1	1	12
INC	DPTR	数据指示器增量（加 1）	1	12
MUL	AB	A 乘 B	1	12
DIV	AB	A 除 B	1	12
DA	A	累加器十进制调整	1	12

表 4-20　指令系统简要说明

程序分支 记忆符		说明	字节/B	振荡周期/个
ACALL	addr11	绝对调用子程序	2	24
LCALL	addr16	长调用子程序	3	24
RET		从子程序返回	1	24
RETI		从中断返回	1	24
AJMP	addr11	绝对跳转	2	24
LJMP	addr16	长跳转	3	24
SJMP	rel	短跳转（相对地址）	2	24
JMP	@A+DPTR	相对于 DPTR 的间接转移	1	24
JZ	rel	若累加器为零则跳转	2	24
JNZ	rel	若累加器不为零则跳转	2	24
CJNE	A，direct，rel	累加器和直接字节比较若不相等则跳转	3	24
CJNE	A，#data，rel	累加器和立即数比较若不相等则跳转	3	24
CJNE	Rn，#data，rel	寄存器和立即数比较若不相等则跳转	3	24
CJNE	@Ri，#data，rel	间接 RAM 和立即数比较若不相等则跳转	3	24
DJNZ	Rn，rel	寄存器减 1 若非零则跳转	3	24
DJNZ	direct，rel	直接字节减 1 若非零则跳转	3	24
NOP		空操作	1	12

标准分享网 www.bzfxw.com 免费下载

第四节　MCS-51 系列单片机应用举例

一、电流、电压的检测

一般采样得到的是模拟量信号，而计算机只能接收处理数字量，所以要经过 A/D 转换，把电流、电压模拟信号变换成数字信号。在 MCS-51 单片机中，对 RAM 和 I/O 是采取统一编址的。所以 A/D 的一个通道可以当做是 MCS-51 的扩展 I/O 口，以下以 ADC0809 来介绍一下 MCS-51 与 A/D 的接口。

ADC0809 是集成电路的逐次逼近式 A/D 变换器。精度为 8 位，最快的转换时间为



图 4-9　0809 时序图

100μs 左右。ADC0809 芯片内有一个 8 路单端模拟信号多路开关，换接 IN0～IN7 八路输入信号，选通那一路受地址锁存器译码器控制。地址线上的 A、B、C 上的地址信息由 ALE 的上升沿打入地址锁存器。ADC0809 转换的时序如图 4-9 所示。

由于 ADC0809 带有三态输出锁存器，它可以和 8031 直接接口。对 ADC0809 转换结果的读取，可以采用中断方式读取，也可以采用查询方式读取。

下面以中断方式读取 A/D 结果。接口图如图 4-10 所示。这是采用线性选址的方法扩展 A/D，由图可见它的口地址为 #0BF00H，当采用外部中断 0 时，由中断服务程序读 A/D 结果，外部中断 0 采用边沿触发方式。其程序框图如图 4-11、图 4-12所示。



图 4-10　ADC0809 与 8031 接口原理图

其对应程序如下：



图 4-11　主程序框图



图 4-12　中断处理程序框图

主程序

```
INTITI: SETB IT0
        SETB EX0              ；外部中断 0 初始化
        SETB EA
        ⋮
        ⋮
        MOV DPTR，#0BF00H
        MOV A，#00H           ；启动 0809 对 IN0 转换
        MOVX @DPTR，A
        ⋮
        ⋮
```

中断处理程序

```
        PUSH DPH                压栈
XY:     PUSH DPL
        PUSH ACC
        MOV DPTR，#0BF00H
        MOVX A，@DPTR         ；读 A/D 结果送缓冲
        MOV 30H，A              单元 30H
        SETB EX0
        SETB IT0              ；开中断
        SETB EA
        POP ACC               出栈
        POP DPL
        POP DPH
        RETI                  返回
```

标准分享网 www.bzfxw.com 免费下载

如果中断源不足，可以采用查询方式。只需把转换结束标志不连$\overline{INT0}$，而连到 P1.1，这时要注意 EOC 的时序。如时钟周期 1μs，那么启动 0809 后，约 10μs 后 EOC 才变为低电平。假设从 IN1 输入模拟量。这时程序框图如图 4-13 所示。

其程序如下：

```
        ⋮
        ⋮
    MOV DPTR，#0BF01H    ；启动 0809 的 IN1
    MOV A，#00H
    MOVX @DPTR，A
    MOV R0，#0AH
LOOP1：NOP               ；延迟程序
    DJNZ R0，LOOP1
LOOP2：NOP
    JB P1.1，LOOP2       ；判别是否转换结果
    MOV DPTR，#0BF01H
    MOVX A，@DPTR        ；读 A/D 结果送入缓
    MOV 30H，A             冲单元 30H
        ⋮
        ⋮
```



图 4-13 查询方式程序框图

这样，就可以根据实际需要选择一种方法把模拟量变成数字量送入计算机。实现电流、电压的检测。

二、速度的检测

对速度的检测可以用测速发电机测速，因为测速发电机端电压与转速成正比，所以把此电压输入到 ADC0809 转换后再送入计算机，经过一个常数变换就可以得到转速，按前面介绍的方法就可以实现。

但对转速也可以进行下述检测。把速度信号变成一个脉冲序列，再由定时器计脉冲宽度换算成速度。

设转速为 V，则脉冲频率 f＝kV（k 为常数）那么有脉冲宽度＝$\frac{1}{2f}=\frac{1}{2kV}$。

由此可知，只要求出脉冲宽度就可以求出转速。

测试脉冲宽度可按如下方法进行：

把定时器/计数器 1 设成定时器方式。并使用定时器 1 的门控制位 GATE1，使 T1 的启动计数受 INT1（P3.3）控制。当 GATE1 为 1。TR1 为 1 时只有 INT1 引脚输入高电平时，T1 才被允许计数。所以把脉冲信号接到 INT1 就可以测试此引脚的脉冲宽度。测出脉冲宽度后，再乘以一个常数就可以得到转速。

测脉冲原理如下：



GATE1＝1

速度检测框图如图 4-14 所示。

程序清单

```
START: CLR EX1              关 INT1
       MOV TMOD, #90H       初始化 T1
       MOV TL1, #00H
       MOV TH1, #00H
LOOP1: JB INT1, LOOP1       ; 等 INT1 变低
       SETB TR1             ; 启动 T1 计数
LOOP2: JNB INT1, LOOP2      ; 等 INT1 变低
       CLR TR1              ; 停止 T1 计数
       MOV A, TL1           ; 读 T1 值
       MOV 30H, A
       MOV A, TH1
       MOV 31H, A
```



图 4-14　速度检测框图

执行以上程序，脉冲宽度值就可以在 31H，30H 单元找到。

由于 8031 内部无 ROM，所以必须外接程序存储器，同时内部 RAM 也有限，在进行控制时，有很多暂存量要存储，一般只用内部 RAM 是不够用的。在此介绍一下外部程序和数据存储器的扩展设计技术。

外存储器扩展时，要占用 P2 口，作为扩展系统的地址总线口，输出高 8 位地址。此时 P2 口的口线状态取决于内部输出的地址信息，P2 口的地址信息来源于 PCH，DPH，P2 输入锁存器等。同时还要占用 P0 口作为地址/数据总线口，此时 P0 口作为双向三态总线口。低 8 位地址由 ALE 信号的负跳变，锁到外部地址锁存器中。P0 口输出的地址信息来自内部 R0、R1、PCL、DPL 等。图 4-15 为外存储器扩展原理图。

此电路是采取线性选址法（由 P2.7 选 6116），逻辑结构简单。如果要求存储空间很大，则要采用译码方式。由图可见 P2.7＝0 时选中 6116，故可知 6116 的地址为 7800H～7FFFH。

三、控制算法

从控制算法角度来说，最简单的是 PI 算法。差分方程形式的 PI 增量算法如下：

$$\Delta C(n) = kp[e(n) - e(n-1)] + ki\,e(n)$$

式中　$\Delta C(n)$——增量；

kp——比例系数；

ki——积分系数；

$e(n)$——当前时刻偏差值；

$e(n-1)$——前一时每偏差值。

在计算机上实现一个算法要求保证其运算精度。如果要求精度很高，一般采用浮点运算方法；对要求不是非常高时可以采用双字节运算等；对于要求不高时，可直接用乘除指令进

标准分享网 www.bzfxw.com 免费下载



图 4-15 扩展 4K/2K EPROM 2K RAM 的 8031 系统

行 8 位运算。下面我们就以 MCS-51 的乘除指令和加减指令完成前式的运算，其算法如下(如果要求采用其他方法可以查有关的 MCS-51 子程序库)：

设地址单元按如下分配：

ΔC(n) ：7800H
e(n) ：7801H
e(n-1) ：7802H
Kp ：7803H
Ki ：7804H
缓冲单元：7805H

程序如下：

```
MOV   DPTR,#7804H
MOVX  A,@DPTR          ；取 Ki 送入 B 寄存器
MOV   B,A
MOV   DPTR,#7801H      ；取 e(n)送入累加器 A
MOVX  A,@DPTR
MUL   AB               ；计算 Kie(n)
MOV   A,B
MOV   DPTR,#7805H      ；把 Kie(n)送入缓冲单元 7805H
MOVX  @DPTR,A
MOV   DPTR,#7802H      ；把 e(n-1)送 A
MOVX  A,@DPTR
MOV   R0,A             ；e(n-1)送 R0
MOV   DPTR,#7801H
MOVX  A,@DPTR          ；取 e(n)送 A
```

```
SUBB   A,R0              ; e(n) - e(n-1)
MOV    R0,A              ; 把 e(n) - e(n-1)送 R0
MOV    DPTR,#7803H
MOVX   A,@DPTR
MOV    B,A               ; 把 Kp 送入 B 寄存器
MOV    A,R0
MUL    AB                ; Kp(en - e_{n-1})
MOV    A,B
MOV    R0,A
MOV    DPTR,#7805H
MOVX   A,@DPTR
ADD    A,R0              ; Kp(en - e_{n-1}) + Kie(n)
MOV    DPTR,#7800H
MOVX   @DPTR,A
```

在以上的乘法运算中我们忽略了低位，这是为了说明上简单。

标准分享网 www.bzfxw.com 免费下载

第五章　微处理器外围电路

第一节　可擦可编程只读存储器

可擦可编程只读存储器按容量来分有 2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）等。以 2764 芯片为例来介绍可擦可编程只读存储器，达到举一反三的目的。

2764 是一种只用 5V 电源的、65536 位可用紫外线擦除、用非 5V 电压编程的只读存储器（EPROM）。

2764 有一种维持方式，它既能减少功率又不须增加存取时间。它的有效电流为 100mA，而维持电流只须 40mA。这种维持方式是用一个 TTL 高电平加到$\overline{CE}$输入端来得到的。

2764 引脚排列图如图 5-1 所示。



图 5-1　2764 引脚排列图

引脚定义如下：

A0～A12：地址端　$\overline{CE}$：片选　$\overline{OE}$：允许输出

O0～O7：输出端　$\overline{PGM}$：编程端　NC：没有内部连接

V_{PP}：编程电源　GND：地　V_{CC}：电源

一、器件操作

2764 的 5 种操作方式见表 5-1。在读方式时只须单一的 5V 电源。除 V_{PP}外，所有输入端均为 TTL 电平。

表 5-1　方式选择

方式＼引脚	$\overline{CE}$	$\overline{OE}$	$\overline{PGM}$	V_{PP}	V_{CC}	输出端
读　出	V_{IL}	V_{IL}	V_{IH}	V_{CC}	V_{CC}	D_{OUT}
维　持	V_{IH}	×	×	V_{CC}	V_{CC}	高阻
编　程	V_{IL}	V_{IH}	V_{IL}	V_{PP}	V_{CC}	DIN
编程检验	V_{IL}	V_{IL}	V_{IH}	V_{PP}	V_{CC}	DOUT
编程禁止	V_{IH}	×	×	V_{PP}	V_{CC}	高阻

注：×处可以是 V_{IL}或 V_{IH}。

1. 读方式　2764 有两种控制功能，两者都必须满足能够按序在输出端获得数据的要求。片选$\overline{CE}$是电源控制端，用于器件的选择。输出允许$\overline{OE}$是输出控制端，用于数据到输出引脚的门控，与器件选择无关。

2. 维持方式　2764 有一种维持方式，它使有效功耗从 100mA 减小到 40mA。2764 是把一个 TTL 高电平信号加到$\overline{CE}$输入端来建立维持方式的。在维持方式期间，输出端均为高阻

状态，但与$\overline{OE}$无关。

3. 输出“或”连接　由于 EPROM 经常用在较大的存储阵列中，采用一种存储器复连接法的二线控制功能来适应这个用途。二线控制具有下列特点：

(1) 尽可能低的存储功耗；

(2) 确保输出总线不会发生冲突。

要最有效地利用两条控制线。当$\overline{OE}$与矩阵中所有器件共连或与那来自系统控制总线的读出线共连时，$\overline{CE}$具有解码和初级器件选择的功能。由此可见，当从某一个存储器取数据时，所有被选中的存储器件完全处于低功率的维持方式，并且只有想要输出数据的存储器件的输出引脚才有效。

4. 系统要考虑的事项　EPROM 的功率转换特性要求器件必须彻底去耦。电源电流分为三段：维持电流电平、有效电流电平和瞬变电流峰值。瞬变电流峰值的大小取决于器件的输出负载电容。伴生的瞬变电流峰值可用二线控制或用经过挑选的去耦电容来抑制。建议在每个器件的 V_{CC} 与地之间接上一个 0.1μF 陶瓷电容——固有电感小的高频电容。此外，每 8 个器件用一个 4.7μF 大容量电容接到 V_{CC}与地之间。这大容量电容要接到靠近阵列连接电源的地方，其作用在于克服由印制电路板线条电感的影响所引起的电压降落。

5. 编程　在原始状态或在每次擦除之后，2764 所有各位均处于“1”状态。数据按程序有选择地把“0”态置入相应的各位。虽然只有“0”被编程，但数据字中可同时存在“1”和“0”。要使“0”变为“1”的唯一办法是用紫外线来擦除。

在 V_{PP}输入端为 21V 和$\overline{OE}$与$\overline{PGM}$两者均为 TTL 低电平时，2764 处于编程方式。被编程的 8 位数据并行地送到数据输出引脚。要求地址线和数据输出端的电平为 TTL。

注意：2764 引脚 1（V_{PP}）上的电压超过 22V 时会损坏。

在编程期间$\overline{CE}$一直保持为 TTL 低电平，而 V_{PP}则保持在 21V。

6. 编程禁止　不同的数据并联地对多个 2764 编程也很容易实现。一个高电平的$\overline{CE}$或$\overline{PGM}$输入端禁止了除正在编程者外的其它 2764。除$\overline{CE}$（或$\overline{PGM}$）之外，所有并联的 2764 的相同输入端（包括$\overline{OE}$）都可以共连。一个 TTL 低电平脉冲加到某 2764 的$\overline{CE}$和$\overline{PGM}$输入端，与 21V 的 V_{PP}一起对该 2764 编程。

7. 程序检验　对已编程的位须进行检验，以验证其编程是否正确。检验用电压为 V_{IL} 的$\overline{CE}$和$\overline{OE}$来完成，但$\overline{PGM}$为 V_{IH}。

二、擦除特性

2764 的擦除特性为：当把它放在波长短于 4000Å 的光线下曝光时，擦除就开始发生、注意：太阳光或某些类型的荧光灯有 3000～4000Å[⊖]的波长。因此，2764 若曝露在室内照明荧光灯下大约三年才会擦除，而曝露在直射阳光下，则一周时间就被擦除。若 2764 在这些光线条件下，就必须用不透明标签贴在 2764 的窗口上，以免无意识地被擦除。

推荐的 2764 擦除方法，使其在波长 2537Å 的短波紫外线下曝光。擦除总光量必须不小于 15W·s/cm^2。用 1200μW/cm^2 紫外线灯擦除的时间大约为 15～20min。

三、2764 与 8031 的典型应用

8031 单片机的最小系统如图5-2所示。图中P0口（P0.0～P0.7）通过锁存器74LS373

⊖ 1Å=10^{-10}m。

标准分享网 www.bzfxw.com 免费下载

与 2764 的低 8 位地址总线 A0～A7 相连。2764 芯片的高 5 位地址则由 P2 口（P2.0～P2.4）来提供。由于 74LS373 是高电平触发的锁存器，因此可直接用 ALE 进行控制，P1 和 P3 口留给用户使用。



图 5-2　2764 与 8031 单片机接线系统图

第二节　闪速存储器

闪速存储器（Flash Memory）具有非易失性。在断电时，它也能保留存储内容。这使它优于需要供电来存储信息的易失性存储器，如静态和动态 RAM。闪速存储器的单元结构和它具有的 EPROM 基本特性使它的制造特别经济，使它在密度增加时保持可测性，并具有高可靠性。这几方面综合起来的优势是目前其它半导体存储器技术所无法比拟的。

不同于 EPROM 只能通过紫外光照射实施擦除的特点，闪速存储器阵列可实现大规模电擦除。闪速存储器可重复使用，即擦除和重新编程几十万次而不会失效。

闪速存储器按容量来分有 28F256A（32K×8）、28F512（64K×8）、28F010（128K×8）、28F020（256K×8）等等。以典型 28F256A 来介绍。

28F256A CMOS 闪速存储器是一种最经济、可靠的读/写随机存取非易失存储器。28F256A 在原有的 EPROM 技术基础上增加了电擦除和重新编程功能。存储器内容在下列情况下均可重新写入：在测试管座上，在 PROM 编程器插口，在局部装配后的测试电路板上，终测时在系统内部，售后在系统内部。28F256A 提高了存储灵活性，并节省了时间和费用。其框图与引脚排列如图 5-3、图 5-4 所示。

一、操作原理

闪速存储器在 EPROM 功能基础上增加了电路内电擦除和重新编程。28F256A 引入一个指令寄存器来实现这种新功能。该指令寄存器能够保证 100% TTL 电平控制输入；还有在



图 5-3　28F256A 框图



图 5-4　28F256A 引脚排列

表 5-2　引脚描述

符　号	类　型	名　称　和　功　能
A0—A14	输入	地址输入：输入存储器地址。在写周期地址被内部锁存
DQ0—DQ7	输入/输出	数据输入/输出：在存储器写周期输入数据；读周期输出数据，在片未被选或输出禁止时，数据脚处于三态。在写周期数据被内部锁存。数据脚为高电平有效
$\overline{CE}$	输入	芯片选通、启动器件的逻辑控制。$\overline{CE}$低电平有效
$\overline{OE}$	输入	输出允许：在读周期将器件输出送入数据缓冲器，低电平有效
$\overline{WE}$	输入	写允许：控制向控制寄存器和阵列的写。低电平有效。在$\overline{WE}$脉冲下降沿锁存地址，上升沿锁存数据。注意：在 $V_{PP}\leqslant 6.5V$ 时，存储器内容不改变

擦除和编程过程中稳定供电；以及最大限度地与 EPROM 兼容。

当引脚 V_{PP}不为高电压时，28F256A 是一个只读存储器。利用外部存储器控制引脚可实现标准的 EPROM 读、等待、输出禁止和系统标识符等操作。

标准分享网 www.bzfxw.com 免费下载

在对 V_{PP}加高电压时，同样可实现 EPROM 读、等待、输出禁止操作。另外，器件这时还可实现擦除和编程。与改变存储内容有关的所有功能，系统标识符、擦除、擦除校验、编程和编程校验，均可通过指令寄存器实现。

指令可利用标准微处理器的写周期写入寄存器，寄存器内容作为控制擦除和编程电路的内部状态机的输入。写周期同时从内部锁存了编程和擦除操作所需的地址和数据。在适当的命令写入寄存器后，标准微处理器读周期输出阵列数据。访问系统标识符代码，或输出数据，以实现擦除和编程校验。

表 5-3　总　线　操　作

引脚操作		V_{PP}	A0	A9	$\overline{CE}$	$\overline{OE}$	$\overline{WE}$	DQ0—DQ7
只读	读		V_{PPL}	A0	A9	V_{IL}	V_{IL}	数据输出
	输出禁止		V_{PPL}	×	×	V_{IL}	V_{IH}	三态输出
	等　待		V_{PPL}	×	×	V_{IH}	×	三态输出
	厂家标识符代码		V_{PPL}	V_{IL}	V_{ID}	V_{IL}	V_{IL}	数据＝89H
	器件标识符代码		V_{PPL}	V_{IH}	V_{ID}	V_{IL}	V_{IL}	数据＝B9H
读/写	读	V_{PPH}	A0	A9	V_{IL}	V_{IL}	V_{IH}	数据输出
	输出禁止	V_{PPH}	×	×	V_{IL}	V_{IH}	V_{IH}	三态输出
	备　用	V_{PPH}	×	×	V_{IH}	×	×	三态输出
	写	V_{PPH}	A0	A9	V_{IH}	V_{IL}	V_{IL}	数据输入

注：×可为 V_{IL}或 V_{IH}。

二、28F256A 与微处理器的应用

28F256A 芯片的特征是高度集成，简化了存储器与微处理器的连接。图 5-5 所示为两块 28F256A 与 80C186 系统总线的连接。28F256A 的结构大大简化了对存储内容实施电路更新所需的接口电路。

由于可实现系统内部重新编程所带来的低成本，扩展的重复性以及可靠的非易性，与 EPROM、EEPROM、电池支持的静态 RAM 相比，28F256A 可以说是功能最优者。EPROM 兼容读特性、简单的连接、电路内可更新等特点，为设计者提供了适应当今高水准设计的无限灵活性。



图 5-5　28F256A 在 80C186 系统中的应用

第三节　微处理器监控电路

微处理器监控电路比较多，常用的有 X25043/45、WMS7705、MAX791 等等，以 X25043/45 可编程看门狗监控 EEPROM 为例对典型芯片 X25043/45 加以介绍。

一、概述

1. 一般说明　X25043/45 把三种常用的功能：看门狗定时器、电压监控和 E^2PROM 组合在单个封装之内。这种组合降低了系统成本，并减少了对电路板的空间要求。

看门狗定时器对微控制器提供了独立的保护系统。当系统故障时，在可选的超时周期之后，X25043/45 看门狗将以$\overline{RESET}$/RESET 信号作出响应。用户可从三个预置的值中选择此周期。一旦选定，即使在电源周期变化之后，此周期也不改变。

利用 X25043/45 低 V_{CC}检测电路，可以保护系统使之避免受低电压状况的影响。当 V_{CC}降到最小 V_{CC}转换点以下时，系统复位。复位一直确保到 V_{CC}返回且稳定为止。

X25043/45 的存储部分是 CMOS 的 4096 位串行 E^2PROM，它在内部按 512×8 来组织。X25043/45 的特点是具有允许简单的三线总线工作的串行外设接口（SPI）和软件协议。

2. 主要参数

1）可编程的看门狗定时器。

2）低 V_{CC}检测。

3）直到 V_{CC}=1V 复位信号有效。

4）1MHz 时钟速率。

5）512×8 位串行 E^2PROM。

——4 字节页方式。

6）低功耗 CMOS。

——10μA 等待电流；

——3mA 工作电流。

7）2.7V～5.5V 电源电压。

8）块锁定。

——保护 1/4、1/2 或所有 E^2PROM 阵列。

9）片内偶然性的写保护

——上电/掉电保护电路；

——写锁存；

——写保护引脚。

10）高可靠性。

11）8 引脚小型 DIP 封装。

12）8 引线 SOIC 封装。

13）X25043=$\overline{RESET}$低电平有效。

14）X25045=RESET高电平有效。



图 5-6　X25043/45 引脚排列图

3. 引脚排列　X25043/45 引脚排列图如图 5-6 所示。

4. 引脚说明

串行输出（SO）　SO 是推挽串行数据输出引脚。在读周期内，数据在此引脚上移出，数据由串行时钟的下降沿同步输出。

串行输入（SI）　SI 是串行数据输入引脚。所有操作码，字节地址以及写入存储器的数据在此脚上输入。数据由串行时钟的上升沿锁存。

串行时钟（SCK）　串行时钟控制用于数据输入和输出的串行总线定时。操作码、地址或出现在 SI 引脚上的数据在时钟输入的上升沿锁存，而 SO 引脚上的数据在时钟输入的下降沿之后发生变化。

芯片选择（$\overline{CS}$）　当$\overline{CS}$为高电平时，X25043/45 不被选择，SO 输出引脚处于高阻状态，

标准分享网 www.bzfxw.com 免费下载

除非内部写操作正在进行，否则 X25043/45 将处于等待电源方式。$\overline{CS}$为低电平使 X25043/45 能工作，把它置于工作电源方式。应当注意，上电之后，在任何操作开始之前，需要$\overline{CS}$从高电平至低电平的跳变。

写保护（$\overline{WP}$） 当$\overline{WP}$为低电平时，向 X25043/45 的非易失性写操作被禁止，但是器件的其它功能仍正常。当$\overline{WP}$保持高电平时，所有的功能，包括非易失性写操作都正常。在$\overline{CS}$仍为低电平时，$\overline{WP}$变为低电平将中断对 X25043/45 的写操作。如果内部写周期已经开始，$\overline{WP}$变为低电平，将不影响写操作。

复位（$\overline{RESET}$/RESET） X25043 的$\overline{RESET}$是低电平有效，漏极开路的输出端，只要 V_{CC}下降至低于最小 V_{CC}检测电平，$\overline{RESET}$变为低电平。它将保持低电平直到 V_{CC}上升到最小 V_{CC}检测电平 200ms 为止。如果允许看门狗定时器工作且$\overline{CS}$保持高电平或低电平的时间长于看门狗超时周期，那么$\overline{RESET}$也变为低电平。$\overline{CS}$的下降沿将复位看门狗定时器。

X25045 的 RESET 是高电平有效，其工作情况类似。

二、工作原理

X25043/45 是设计成直接与许多常用微处理器系列的同步串行外设接口相连的 512×8E²PROM。

X25043/45 包括一个 8 位指令寄存器。它可通过 SI 输入来访问，数据在 SCK 的上升沿由时钟同步输入。在整个工作期内，$\overline{CS}$必须是低电平，且$\overline{WP}$输入必须是高电平。X25043/45监视总线，如果在预置的时间周期内没有总线的活动，那么它将提供$\overline{RESET}$/RESET 输出。

表 5-4 包括指令及操作码的列表。所有的指令、地址与数据都以 MSB（最高有效位）在前的方式传送。读和写指令的位 3 包含了高位地址 A8。

输入的数据在$\overline{CS}$变为低电平之后的第一个上升沿被采样。SCK 是静态的，允许用户停止时钟，并在其后恢复操作。

表 5-4 指 令 集

指 令 名	指令格式①	操 作
WREN	00000110	设置写使能锁存器（允许写操作）
WRDI	00000100	复位写使能锁存器（禁止写操作）
RDSR	00000101	读状态寄存器
WRSR	00000001	写状态寄存器（块锁定位）
READ	0000A8011	从开始于所选地址的存储器阵列读出数据
WRITE	0000A8010	把数据写入开始于所选地址的存储器阵列（1～4B）

① 最左边的位置表示指令的最高有效位（MSB），以最高有效位在先的方式传送指令。

1. 写使能锁存器 X25043/45 包含一个“写使能”锁存器。在内部完成写操作之前，此锁存器必须被设置。WREN 指令可设置锁存器而 WRDI 指令将复位锁存器。在上电情况下，和字页、页或状态寄存器写周期完成之后，该锁存器自动复位。如果$\overline{WP}$变为低电平，锁存器也被复位。

2. 状态寄存器 RDSR 指令提供对状态寄存器的访问。在任何时候都可以读状态寄存器，即使在写周期也如此。状态寄存器的格式见表 5-5。

表 5-5 状态寄存器

7	6	5	4	3	2	1	0
×	×	WD1	WD0	BL1	BL0	WEL	WIP

当发 WREN、WRDI 和 RDSR 命令时，不必发送字节地址或数据。

“正在写”（WIP）位表示 X25043/45 是否忙于写操作。当设置为“1”时，写操作正在进行，当设置为“0”时，没有写操作在进行。写期间，所有其它位全置为“1”。WIP 位是只读的。

“写使能锁存”（WEL）位表示“写使能”锁存器的状态。当设置为“1”时，锁存器置位，当设置为“0”时，锁存器复位。WEL 位是只读的，它由 WREN 指令置位，由 WRDI 指令或成功地完成了写周期后复位。

块保护位（BL0 或 BL1）表示所使用的保护范围。这些非易失性的位由发出 WRSR 指令来设置，允许用户选择四种保护级别之一和对看门狗定时器编程。X25043/45 分为四个 1024 位的段。可以锁定一个、两个或全部四个段。即，在选定的段内，用户可以读这些段，但是不能改变（写）数据。用 BL1 和 BL0 的状态可以控制范围的划分，见表 5-6。

表 5-6 控制范围划分

状态寄存器位		被保护的阵列地址
BL1	BL0	
0	0	无
0	1	$180—$1FF
1	0	$100—$1FF
1	1	$000—$1FF

看门狗定时器位（WD0 和 WD1）允许如表 5-7 所示那样设置看门狗的超时功能。这些非易失性的位由发出 WRSR 指令来设置。

表 5-7 设置超时功能

状态寄存器		看门狗超时周期（典型值）
WD1	WD0	
0	0	1.4s
0	1	600ms
1	0	200ms
1	1	禁止

3. 时钟和数据定时　在 SI 线上输入的数据在 SCK 的上升沿被锁存。数据由 SCK 的下降沿输出到 SO 上。

4. 读时序　当从 E^2PROM 阵列读数据时，首先把$\overline{CS}$拉至低电平，以选择芯片。8 位的读指令被发送到 X25043/45，其后是 8 位的字节地址。读指令的位 3 包含地址 A8。此位用于选择器件的上半部或下半部。在发送了读操作码和字节地址之后，在所选定地址的存储器中储存的数据被移到 SO 线上。继续提供时钟脉冲，可接着读出在下一地址的存储器中储存的数据。在每一个数据字节移出之后，字节地址自动增量至下一个较高的地址。当达到最高地址时，地址计数器翻转至地址 $000，使得读周期无限地继续下去。$\overline{CS}$置为高电平可以终止读操作。参见图 5-7 所示的读 E^2PROM 阵列操作的时序。

为了读状态寄存器，首先要把$\overline{CS}$线接至低电平，以选择芯片，然后是 8 位的 RDSR 指令。如图 5-8 所示，在发出读状态寄存器操作码之后，状态寄存器的内容被移出至 SO 线上。

标准分享网 www.bzfxw.com 免费下载



图 5-7　读 E^2PROM 阵列操作的时序

5. 写时序　在把数据写入 X25043/45 之前，必须首先发出 WREN 指令，把“写使能”锁存器置位。如图 5-9 所示，$\overline{CS}$首先被拉至低电平，然后 WREN 指令由时钟同步送入 X25043/45，在指令的所有 8 位被发送之后，必须接着使$\overline{CS}$变为高电平。如果用户在发出 WREN 指令之后不把$\overline{CS}$变为高电平而继续写操作，那么写操作将会被忽略。



图 5-8　读状态寄存器操作的时序

为了把数据写至 E^2PROM 存储器阵列，用户要发出 WRITE 指令，后续以地址，接着是要写的数据。写指令的位 3 包含地址 A8。此位用于选择器件的上半部或下半部。这是最少为 24 个时钟的操作。在此操作期内，$\overline{CS}$必须变为低电平且保持在低电平。主机可以继续写多达 4 个字节的数据至 X25043/45。唯一的限制是 4 个字节必须驻留在同一个页上。页址从地址 X XXXX XX00 开始，至 X XXXX XX11结束。如果字节地址计数器达到X XXXX XX11而时钟仍继续，那么计数器将翻转至页的首址并重写可能写入的任何数据。



图 5-9　写使能锁存器的时序

为了结束写操作，只能在第 24、第 32、第 40 或第 48 个时钟之后把$\overline{CS}$变为高电平。如果在任何其它时间使之变为高电平，那以将不能结束写操作。写时序的详细说明如图 5-10、图 5-11、图 5-12 所示。

在写操作正在进行时，在状态寄存器或 E^2PROM 写序列之后可以读状态寄存器，以检查 WIP 位。在此期间 WIP 位将是高电平而状态寄存器中所有其余位将是不稳定的。

6. 复位操作　无论何时，只要 V_{CC}降至低于最小转换电压和/或看门狗定时器已达到其可编程的超时限值，$\overline{RESET}$输出（X25043）便变为低电平。

无论何时，只要 V_{CC}降至低于最小转换电压和/或看门狗定时器已达到其可编程的超时



图 5-10　字节写操作时序

限值，RESET（X25045）便变为高电平。

7. 运用注释　X25043/45 上电时进入以下状态：

器件处于低功耗的等待状态；

为了进入工作状态并接收指令，需要在$\overline{CS}$上有一个高电平至低电平的跳变；

SO 引脚为高阻状态；

"写使能"锁存器被复位。



图 5-11　页写操作时序

8. 数据保护　为了防止偶然的写操作，器件中包含以下电路：

上电时"写使能"锁存器被复位；

为了使"写使能"锁存器置位，必须发出 WREN 指令；

为了启动写周期，必须在时钟计数达到适当数值时使$\overline{CS}$变为高电平，当$\overline{WP}$变为低电平时，"写使能"锁存器复位。



*图 5-12　写状态寄存器时序

表 5-8　符　号　说　明

波　形	输　入	输　出
	必须是稳定的	将是稳定的
	可能从低电平变至高电平	将从低电平变至高电平

标准分享网 www.bzfxw.com 免费下载

（续）

波　形	输　入	输　出
	可能从高电平变至低电平	将从高电平变至低电平
	不关心：允许变化	变化：状态未知
	N/A	中心线为高阻抗

三、X25043/45 与 51 系列微处理器接口

X25043 与 8051 微处理器的连接如图 5-13 所示。X25045 与 8051 微处理器的连接如图 5-14 所示。



图 5-13　X25043 与 8051 微处理器的连接



图 5-14　X25045 与 8051 微处理器的连接

第四节　并、串行接口器件

为了提高接口能力，Intel公司为微处理器设计了许多通用接口，微处理器的许多接口芯片都可以与单片机进行接口，这些芯片内部都有各种命令寄存器，所谓可编程就是可以通过程序来设定或修改这些命令寄存器的内容，用以改变接口芯片的工作状态和方式。设计这些接口，不但有硬件接线问题，而且也有软件编程问题，下边讲述MCS-51系列单片机最常用的几种接口芯片。

一、8255A可编程并行I/O扩展接口

（一）8255A芯片介绍

8255A是Intel公司生产的可编程输入/输出接口芯片，它具有3个8位的并行I/O口，具有三种工作方式，可通过程序改变其功能，因而使用灵活方便，通用性强，可作为单片机与多种外围设备连接时的中间接口电路。

1. 引脚说明（见图5-15a）　8255A共有40个引脚，采用双列直插式封装，各引脚功能如下。

D7～D0：三态双向数据线，与单片机数据总线连接，用来传送数据信息。

$\overline{CS}$：片选信号，低电平有效，允许8255A与CPU进行通信。

$\overline{RD}$：读出信号线，低电平有效，控制数据的读出。

$\overline{WR}$：写信号线，低电平有效，控制数据的写入。

PA7～PA0：A口输入/输出线。

PB7～PB0：B口输入/输出线。

PC7～PC0：C口输入/输出线。



图5-15　8255A内部结构与引脚

标准分享网 www.bzfxw.com 免费下载

RESET：复位信号线。

A1～A0：地址线，用来选择 8255 内部端口。

V_{CC}：+5V 电源。

GND：地线。

2. 内部结构　8255A 内部结构如图 5-15b 所示。其中包括三个并行数据输入/输出端口，两个工作方式控制电路，一个读/写控制逻辑电路和 8 位数据总线缓冲器。各部分功能概括如下。

（1）端口 A、B、C

A 口：是一个 8 位数据输出锁存器/缓冲器和一个 8 位数据输入锁存器。

B 口：是一个 8 位数据输入/输出锁存器/缓冲器和一个 8 位数据输入缓冲器。

C 口：是一个 8 位数据输出锁存器/缓冲器和一个 8 位数据输入缓冲器（输入不锁存）。

通常 A 口、B 口作为数据输入/输出端口。C 口作为控制/状态信息端口，它在“方式控制字”的控制下可分为两个 4 位端口。每个端口有一个 4 位锁存器，分别与 A 口和 B 口配合使用，作为控制信号输出或状态信息输入端口。

（2）工作方式控制电路　工作方式控制电路有两个，一个是 A 组控制电路，另一个是 B 组控制电路。这两组控制电路具有一个控制命令寄存器，用来接收中央处理器发来的控制字，以决定两组端口的工作方式，也可根据控制字的要求对 C 口按位清“0”或按位置“1”。

A 组控制电路用来控制 A 口和 C 口的上半部分（PC7～PC4）。B 组控制电路用来控制 B 口和 C 口的下半部分（PC3～PC0）。

（3）数据总线缓冲器　数据总线缓冲器是一个三态双向 8 位缓冲器，作为 8255A 与系统总线之间的接口，用来传送数据、指令、控制命令以及外部状态信息。

（4）读/写控制逻辑电路　读/写控制逻辑电路接收 CPU 发来的控制信号$\overline{RD}$、$\overline{WR}$、RESET、地址信号 A1～A0 等。然后根据控制信号的要求，将端口数据读出，送往 CPU，或将 CPU 送来的数据写入端口。

各端口的工作状态见表 5-9。

表 5-9　8255A 接口工作状态选择表

A1	A0	$\overline{RD}$	$\overline{WR}$	$\overline{CS}$	工　作　状　态
0	0	0	1	0	A 口数据→数据总线
0	1	0	1	0	B 口数据→数据总线
1	0	0	1	0	C 口数据→数据总线
0	0	1	0	0	总线数据→A 口
0	1	1	0	0	总线数据→B 口
1	0	1	0	0	总线数据→C 口
1	1	1	0	0	总线数据→控制字寄存器
×	×	×	×	1	数据总线→三态
1	1	0	1	0	非法状态
×	×	1	1	0	数据总线→三态

3. 工作方式选择　8255A 有三种基本工作方式：

方式 0：基本输入输出。

方式 1：选通输入输出。

方式 2：双向传送。

8255A 三种工作方式如图 5-16 所示，由工作方式控制字来决定。8255A 方式控制字的



图 5-16　8255A 工作方式



图 5-17　8255A 方式控制字的格式

格式如图 5-17 所示，由 CPU 通过输入/输出指令来提供。三个端口中 C 口被分为两个部分，上半部分随 A 口称为 A 组，下半部分随 B 口称为 B 组。其中 A 口可工作于方式 0、1 和 2，而 B 口只能工作在方式 0 和 1。

例如：输入工作方式控制字为 95H，可将 8255A 编程为 A 口方式 0 输入，B 口方式 1 输出。C 口的上半部分（PC7～PC4）输出，C 口的下半部分（PC3～PC0）输入。



图 5-18　C 口按位操作控制字

另外，C 口还具有位控制功能，它可通过工作方式控制字将其任意一位置“1”或者清“0”，其方式控制字如图 5-18 所示。这样，就可使 8255A 方便地用于逻辑控制方面。

下面对三种工作方式分别介绍：

（1）工作方式 0　工作方式 0 是一种基本的输入/输出工作方式。在这种方式下，三个端口都可以由程序设置为输入或者输出，没有固定的用于应答的联络信号。其基本功能可概括如下。

1）可具有两个 8 位端口（A、B）和两个 4 位端口（C 口的上半部分和下半部分）。

标准分享网 www.bzfxw.com 免费下载

2）任何一个端口都可以设定为输入或输出。各端口的输入、输出可构成16种组合。

3）数据输出时可以锁存，输入时不锁存。

按照方式0工作时，CPU可以通过简单的传送指令时任意一个端口进行读/写。这样各端口就可以作为查询式输入/输出接口。按照查询方式工作时，A口、B口可作为两个数据输入/输出端口，C口的某些位可作为这两个端口的控制/状态信号端。

（2）工作方式1　工作方式1是一种选通式输入/输出工作方式。在这种工作方式下，选通信号与输入/输出数据一起传送，由选通信号对数据进行选通。其基本功能可概括如下。

1）三个端口分为两组，即A组和B组。

2）每一组包括一个8位数据端口和一个4位的控制/状态端口。

3）每一个8位数据端口均可设置为输入或输出，输入输出均可锁存。

4）4位端口作为8位数据端口的控制/状态信号端口。

下面简介方式1输入/输出时的控制联络信号。

方式1输入　当任何一个端口按照方式1输入时，控制联络信号如图5-19所示，各控制信号的功能如下：

$\overline{STB}$：选通输入，低电平有效。是由外设送来的输入信号，用来将输入数据送入输入锁存器。

IBF：输入缓冲器满信号，高电平有效，表示数据已送入锁存器，它由$\overline{STB}$信号的下降沿置位，由$\overline{RD}$信号的上升沿复位。

INTR：中断请求信号，高电平有效，由8255A输出，向CPU发中断请求。发中断请求的条件是$\overline{STB}$、IBF和INTE为高电平。中断请求信号由$\overline{RD}$的下降沿复位。



图5-19　方式1输入联络信号

INTE A：A口中断允许信号，由PC4的置位/复位来控制，INTEB由PC2的置位/复位来控制。

方式1输出　当任何一个端口按照工作方式1输出时，控制联络信号如图5-20所示。各控制信号的功能如下：

$\overline{OBF}$：输出缓冲器满信号，低电平有效，是8255A输出给外围设备的联络信号，表示CPU已把输出数据送到指定端口，外设可以将数据取走。它由$\overline{WR}$信号的上升沿置“0”（有效），由$\overline{ACK}$信号的下降沿置“1”（无效）。

$\overline{ACK}$：外设响应信号，低电平有效。表示CPU输出给8255A的数据已由外设取走。

INTR：中断请求信号，高电平有效。表示数据已被外设取走，请求CPU继续输出数据。中断请求的条件是$\overline{ACK}$、$\overline{OBF}$和INTE为高电平，中断请求信号由$\overline{WR}$的下降沿复位。

INTE A：由 PC6 的置位/复位来控制。

INTE B：由 PC2 的置位/复位来控制。

(3) 工作方式 2　A 口除了工作方式 0 和工作方式 1 之外，还有工作方式 2。按照方式 2 工作时，A 口成为双向数据总线端口，既可以发送数据，又可以接收数据。其主要功能可概括如下：

1) 有一个 8 位双向数据输入/输出端口 (A) 和一个 5 位控制信号端口 (C)。

2) 输入、输出均锁存。

3) 5 位控制信号端口 (C) 作为 8 位双向数据输入/输出端口 A 的控制/状态信号端口。

4) 工作方式 2 只适合于 A 口。



图 5-20　方式 1 输出联络信号

按照工作方式 2 工作时，A 口既能工作于查询方式，又可工作于中断方式，其控制联络信号如图 5-21 所示，各控制信号的功能如下：



图 5-21　方式 2 联络信号

INTR：中断请求信号，高电平有效。在输入、输出方式时，可用于向 CPU 发中断请求。

$\overline{OBF}$：输出缓冲器满信号，低电平有效。是 8255A 输出给外设的联络信号，表示 CPU 已把数据输出到 A 口。

$\overline{ACK}$：外设响应信号，低电平有效，用来启动 A 口三态输出缓冲器输出数据。

$INTE_1$：是一个与输出缓冲器相关的中断允许触发器，由 PC6 的置位/复位来控制。

$\overline{STB}$：选通输入，低电平有效。是由外设送来的输入信号，用来将数据送入输入锁存器。

标准分享网 www.bzfxw.com 免费下载

IBF：输入缓冲器满信号，高电平有效，表示数据已送入输入锁存器。

INTE2：是一个与输入缓冲器相关的中断允许触发器，由 PC4 的置位/复位来控制。

当 A 口工作在方式 2 时，B 口可工作于方式 0 或方式 1，既可以作为输入端口，又可以作为输出端口。这时 C 口主要用于控制/状态信号的输入/输出。C 口各位的功能如图 5-22 所示，其中高 5 位用于 A 口，低 3 位用于 B 口。

（二）8031 单片机和 8255A 的接口

在 8031 单片机的 I/O 口上扩展 8255A 芯片，其接口逻辑相当简单，如图 5-23 所示。

图中，8255A 的片选信号$\overline{CS}$及口地址选择线 A0、A1 分别由 8031 的 P0.7 和 P0.0、P0.1 经地址锁存后提供。故 8255A 的 A、B、C 口及控制口地址分别为 FF7CH、FF7DH、FF7EH、FF7FH。



图 5-22　方式 2 C 口各位功能

（三）8255A 编程举例

在实际的应用系统中，必须根据外围设备的类型选择 8255A 的操作方式，并在初始化程序中把相应控制字写入操作口，下面根据图 5-23 举例说明 8255A 的编程方法。



图 5-23　8031 与 8255A 接口电路

根据图 5-23，各端口地址如下：

A 口地址：FF7CH

B 口地址：FF7DH

C 口地址：FF7EH

控制口地址：FF7FH

1. 假设要求 8255A 工作在方式 0，且 A 口作为输入，B 口、C 口作为输出，则工作程序如下：

```
MOV A, #90H                ; 方式 0,A 口输入,B 口、C 口输出
MOV DPTR,#0FF7FH           ; 控制寄存器地址→DPTR
MOVX @DPTR,A               ; 方式控制字→控制寄存器
MOV DPTR,#0FF7CH           ; A 口地址→DPTR
MOVX A,@DPTR               ; 从 A 口读数据
MOV DPTR,#0FF7DH           ; B 口地址→DPTR
MOV A,#DATA1               ; 要输出的数据 DATA1→A
MOVX @DPTR,A               ; 将 DATA1 送 B 口输出
MOV DPTR,#0FF7EH           ; C 口地址→DPTR
MOV A,DATA2                ; DATA2→A
MOVX @DPTR,A               ; 将 DATA2 送 C 口输出
```

2. 对端口 C 的置位/复位　8255A 的 C 口 8 位中的任一位，均可用指令来置位或复位。例如，若想把 C 口的第 6 位 PC5 置 1，相应的控制字为：00001011B=0BH，程序如下：

```
MOV DPTR, #0FF7FH          ; 控制口地址→DPTR
MOV A, #0BH                ; 控制字→A
MOVX @DPTR, A              ; 控制字→控制口
                           ; PC5=1
```

若想把 C 口的第 6 位 PC5 复位，相应的控制字为：00001010B=0AH，程序如下：

```
MOV DPTR, #0FF7FH          ; 控制口地址→DPTR
MOV A, #0AH                ; 控制字→A
MOVX @DPTR, A              ; 控制字送到控制口
                           ; PC5=0
```

8255A 接口芯片在 MCS-51 单片机应用系统中广泛用于连接外部设备，如打印机、键盘、显示器以及作为控制信息的输入、输出口。

可编程并行接口芯片还有 8155H/8156H、8355/8755A 等。

8155H/8156H 包含有 256 个字节的静态随机存储器，三个通用的 I/O 接口 PA、PB、PC，其中 PC 可通过编程作为状态信息引脚，PA、PB 两个接口可工作于基本 I/O 方式或选通方式。片内还有一个 14 位的可编程定时/计数器。

8355/8755A 也有两个 I/O 口，还有 2K×8 的 ROM/EPROM。8355 为 ROM，8755A 为 EPROM。

有关上述几种的详细情况，请读者参见有关手册。

标准分享网 www.bzfxw.com 免费下载

二、8251A 可编程串行接口

8251A 是一种通用的同步/异步/发送器（USART）为采用 Intel 微处理器系列的数据通信而设计的。它的工作方式可以通过编程设定。8251A 能够以同步或异步串行通信方式工作，能自动完成帧格式。

同步方式中，可以进行 5 位、6 位、7 位或 8 位字符操作，可以选择偶校验、奇校验、或不校验。可以通过外部电路获得外同步，也可以通过检出字符（SYN）从内部获得同步。内同步字可由用户自己设定。

在异步方式中，同样可以进行 5 位、6 位、7 位或 8 位字符操作，也可以选择校验方式、传输波特率因子和停止位的位数。

8251A 具有独立的接收器和发送器。因此，它能够以单工，半双工或全双工的方式进行通信。并且提供一些基本控制信号，可以方便地和调制解调器连接。

（一）8251A 的结构和引线特性

8251A 的内部逻辑结构和引脚排列如图 5-24 所示。

它主要由五个部分组成：I/O 缓冲器、读/写控制逻辑、接收器、发送器、调制解调控制器。

1. I/O 缓冲器　I/O 缓冲器用来和 CPU 的数据总线相连。设有三个缓冲器，其中：

状态缓冲器用来寄存 8251A 内部的工作状态，供 CPU 查询测试。

接收数据缓冲器用来存放接收器已经装配完毕的字符，准备送给 CPU。

发送数据/命令缓冲器用来寄存 CPU 送入 8251A 的数据或命令。这个缓冲器是发送数据和命令的共同寄存器，但必须分时使用。



图 5-24　8251A 逻辑结构和引脚排列图

CPU 向 8251A 送入命令字是为了控制 8251A 的内部操作，使它建立起所需要的工作方式。命令一旦送入，8251A 马上执行，故不需占用很多时间。

CPU 向 8251A 送入数据是为了让 8251A 通过发送器将数据以串行形式输出，这个并串转换过程一般需要较长时间。因此，一旦给发送数据/命令缓冲器送入发送数据，发送器的 TXRDY（发送器准备好）信号就变低，表示发送器正将该数据字输出，CPU 不能向 8251A 送入新的命令字或数据。只有当 TXRDY = 1，发送器完成数据输出后，才允许送入新的数据或命令。否则要导致发送数据出错。

显然，基于上述原因，CPU 向 8251A 发送数据或命令时，都要不断监视 TXRDY 信号，对于 TXRDY 的监视可以通过测试 8251A 的状态字来实现。

2. 读/写控制逻辑　读/写控制逻辑与 CPU 的控制总线的控制信号相连。对数据在内部

总线的传送方向进行控制。与 CPU 有关的控制信号如下：

1）CLK　为 8251A 的定时信号。CLK 时钟频率在同步方式时，至少应为发送时钟和接收时钟的 30 倍，而在异步方式时，则至少应为输入时钟的 4.5 倍。

2）RESET　高电平时，8251A 被复位，返回空闲状态，并保持到重新被初始化为止。

3）$\overline{CS}$　当$\overline{CS}=0$时，允许 CPU 对 8251A 进行读/写。

4）$C/\overline{D}$　CPU 进行读操作时，若 $C/\overline{D}=1$，表示要读取状态字；若 $C/\overline{D}=0$，表示要读取接收数据。CPU 进行写操作时，若 $C/\overline{D}=1$，表示写入命令；若 $C/\overline{D}=0$，表示写入数据。

5）$\overline{RD}$　当$\overline{RD}=0$时，CPU 对 8251A 进行读操作。

6）$\overline{WR}$　当$\overline{WR}=0$时，CPU 对 8251A 进行写操作。

CPU 对 8251A 有关操作见表 5-10。

表 5-10　CPU 对 8251A 的控制操作

$\overline{CS}$	$C/\overline{D}$	$\overline{RD}$	$\overline{WR}$	控　制　操　作
0	0	0	1	CPU 从 8251A 读数据
0	1	0	1	CPU 从 8251A 读状态字
0	0	1	0	CPU 写数据至 8251A
0	1	1	0	CPU 写指令至 8251A
1	×	×	×	8251A 未选中，不操作

3. 接收器　接收器从 RXD 引脚接收串行数据，按指定的方式把它变成并行数据。在异步方式中，当接收器接收到启动位之后，8251A 便记录下数据、奇偶位和停止位，接着将数据通过内部总线送入接收数据缓冲器。RXRDY 用来表明一个字节已准备好。

在同步方式中，8251A 首先进行同步字（SYN）搜索，在 RXD 线上，以一次一位方式移动数据。在接收到每一位后，接收寄存器就和存放 SYN 字符的寄存器（SYN 字符由程序装入）进行比较。若结果不等，8251A 或移入另一位再比较，若比较相等时，8251A 就结束搜索，并使 SYNDET=1 表示它已达到同步。接着就是记录数据，并将数据送入接收数据缓冲器，若程序设定 8251A 接受外同步，则 SYNDET 引线用来接收外同步输入。

接收器有关引线说明如下：

1）RXD　接收器从该引线接收串行输入数据，并装配成并行形式的字符。RXD 输入的高电平代表逻辑 1。

2）RXRDY　接收器的状态标志线。当 RXRDY=1 时，表明接收器已经从 RXD 端接收到一个字符，并准备好将它送给 CPU。RXRDY 的确立还受到命令字中的 RXE 所控制。只有当 RXE=1（接收开放）时，接收器接收到字符后，RXRDY 才能置 1。否则，即使接收到字符，RXRDY 也不能置 1。

RXRDY 除了作为状态信息供 CPU 查询外，还可以作为接收器的中断请求信号。CPU 读状态字时，RXRDY 便复位。

3）SYNDET　该线仅用于同步方式，既可以作为输入线，也可作为输出线。当采用内同步方式时，SYNDET 是输出线，当 SYNDET=1，表明接收器已获得同步，并开始装配字符。CPU 读状态字时，使 SYNDET 复位。当采用外同步时，SYNDET 作为输入线。外同步信号的正跳变输入将使 8251A 在紧跟着的$\overline{RXC}$时钟的负跳变沿处开始装配字符。SYNDET 输入的高电平至少应保持一个 RXC 周期。

标准分享网 www.bzfxw.com 免费下载

4）$\overline{RXC}$　它为8251A的接收器提供接收时钟信号，用以控制8251A接收数据的速率。在同步方式中，$\overline{RXC}$等于波特率，并由调制解调器提供。在异步方式中，$\overline{RXC}$可以是波特率，也可以是波特率的16或64倍。

4. 发送器　发送器从CPU接收并行数据，加上适当的成帧信号，再将其变换成串行数据从TXD引线发送出去。在异步方式中，发送器总要加上启动位，并根据程序的设定，再加上奇偶校验位和停止位。

在同步方式中，发送器最先发送的是同步（SYN）字符，随后发送的数据不加任何成帧信号。如果在发送过程中，CPU没有及时供给新的字符，就不断发送SYN字符，两个字符之间不得有间隔。

发送器有关的引线说明如下：

1）TXD　CPU送入8251A的数据从该引线以串行形式发送出去。

2）TXRDY　发送状态标志。当TXRDY=1时，8251A已准备好接收来自CPU的数据或命令。TXRDY既可作为状态信号供CPU查询，也可以作为发送器的中断请求信号。但应注意，状态字中的TXRDY位和TXRDY引线信号不同，前者在发送数据/命令缓冲器空闲时就置位，而TXRDY引线信号必须在缓冲器空，且命令字中的TXEN=1（允许发送），调制解调器中又送来批准送数信号（$\overline{CTS}$=0），才会输出高电平。

当CPU给8251A写入发送数据时，TXRDY复位。

3）TXE　当TXE=1时，表明发送器中的并/串变换器处于空闲状态。在同步方式中，如果CPU不及时装入新的字符，TXE就变成高电平，并把SYN字符装入发送器，填充发送中出现的间隔。

4）$\overline{TXC}$　该时钟信号控制发送字符的速率，$\overline{TXC}$和波特率的关系同$\overline{RXC}$。

5. 调制解调控制器　调制解调控制器提供四种通用的控制信号，即$\overline{DTR}$、$\overline{DSR}$、$\overline{RTS}$、$\overline{CTS}$，用来实现和调制解调器的连接。虽然8251A对这些信号没有规定固定的含义。但通常用来和调制解调器连接时，其含义如下：

1）$\overline{DTR}$　该引线信号可以由8251A命令字的第1位（D1）来控制。当命令字D1置1时，$\overline{DTR}$=0有效，向调制解调器表示数据终端已准备好。

2）$\overline{DSR}$　当数据设备（调制解调器）使$\overline{DSR}$=0有效时，表示数据设备已准备好，该输入信号作为状态字的第7位（D7）存入状态字寄存器，供CPU查询，用于检查数据设备状态。

3）$\overline{RTS}$　输出线，低电平有效，该引线信号由8251A命令字的第5位（D5）来控制。当命令字D5置1时，$\overline{RTS}$=0有效，请求调制解调器作好发送准备（建立载波）。

4）$\overline{CTS}$　该输入信号通常是调制解调器对$\overline{RTS}$信号的应答，该信号有效时，表明调制解调器已作好发送数据的准备，批准8251A发送数据。8251A只有收到这个信号后，才有可能使引线信号TXRDY=1。当然使TXRDY=1的条件除$\overline{CTS}$=0外，还必须使命令字的TXEN=1，且发送数据缓冲器空。

8251A的调制解调控制器虽然提供了一些基本控制信号，但没有提供EIA-RS232C标准中的全部信号。其输入/输出电平可以和TTL相容，如果需要和EIA-RS232C的电平兼容时，需要加上驱动器和接收器。这种外加电路可用分立元件构成，也可以采用专用芯片，如1488、1489等。

（二）8251A 工作方式的建立

8251A 的工作方式由程序设定。在数据发送和接收之前，必须由 CPU 将一组控制字装入 8251A。这些控制字确定 8251A 的全部功能。控制字必须紧跟复位信号之后装入。

控制字分成两种格式，即方式控制指令式和命令指令格式。因此，8251A 的工作方式的建立也分两步进行。

1. 方式控制指令的设置　方式控制指令格式如图 5-25 所示。

该指令有四个二位字段，其定义如下：

1）D1D0（波特率因子）　用以确定同步方式还是异步方式。在异步方式中，该字段还用于控制时钟倍率，设定传输波特率。例如 D1D0 = 11 时，8251A 对时钟信号$\overline{RXC}$、$\overline{TXC}$进行 64 分频后为传输波特率。



图 5-25　方式控制指令格式

2）D3D2（字符长度）　用以确定字符中数据的位数。

3）D5D4（校验控制）　设定校验方式，控制校验位的形成。

4）D7D6（同步/异步控制）　该字段有两种含义，它取决于 D1D0 位状态。当 D1D0 = 0 为同步工作方式时，D7、D6 字段用于控制同步处理；当 D1D0 ≠ 0 时为异步工作方式时，D7D6 字段用于成帧控制。

在装入方式控制指令之后，如果设定了同步方式，就必须紧接着装入适当的 SYN 字符。是单 SYN 字符，还是双 SYN 字符要根据方式指令的设定。如果设定双 SYN 字符，需要装入两个 SYN 字符，如果设定单 SYN 字符，则只需装入一个 SYN 字符。必须注意，当 8251A 正在等待装入 SYN 字符时，如果 CPU 发给它的都是一个命令字，则 8251A 只把收到的命令字当作 SYN 字符，而不执行命令字规定的操作。

2. 命令指令的设置　在完成 SYN 字符装入或在完成异步方式指令装入以后，接着必须装入命令指令。命令指令控制格式如图 5-26 所示。命令指令控制 8251A 按指令所规定方式进行操作。



图 5-26　命令指令格式

8251A 的方式控制指令和命令指令本身没有特征标志，8251A 只能根据它们送入的顺序来识别，因此，8251A 初始化程序必须严格按一定的先后顺序进行编排。8251A 初始化程序框图如图 5-27 所示。

标准分享网 www.bzfxw.com 免费下载

3. 状态寄存器　状态寄存器用来寄存 8251A 的工作状态信息。状态寄存器的内容可以由 CPU 读取，状态字的格式如下：

D7	D6	D5	D4	D3	D2	D1	D0
DSR	SYNDET	FE	OE	PE	TXE	RXRDY	TXRDY

1）FE（成帧出错）　当 FE = 1 时，表示异步方式工作中，接收器不能检测到有效的停止位。它由命令指令中的 ER 位复位，FE 并不禁止 8251A 操作。

2）OE（溢出错误）　当 OE = 1，表示接收器已准备好一个字符，但 CPU 未读走前一个字符，因此造成字符丢失。OE 不禁止 8251A 操作，只是丢失字符而已，它由命令指令中的 ER 位复位。

3）PE（校验出错）　当检出校验错误时，PE 置位。它不禁止 8251A 操作。PE 由命令指令中的 ER 复位。

4）DSR（调制解调器准备好）　这是数据装置送来的状态信号。

5）TXRDY（发送准备好）　当发送数据缓冲器空时，TXRDY = 1。

6）SYNDET、TXD、RXR、DY 与引线的功能定义相同。



图 5-27　8251A 初始化程序框图

（三）8251A 与 MCS-51 单片机的接口方法

主从式多机控制系统是实时控制系统中较为普遍的结构形式，它具有可靠性高，结构灵活等优点。8031 用于构成主从式多机系统时，主机 8031 一方面要和从机通信，另一方面还要和终端机（或主机系统）通信。因此，常常扩展一片 8251A 增加一个串行通道。图 5-28 为 8031 扩展一片 8251A 的接口电路。

图中 8031 单片机的时钟为 7.3728MHz，由 ALE、$\overline{WR}$、$\overline{RD}$组合后产生 1.2288MHz 的脉冲信号，该信号作为 8251A 的 CLK 时钟信号，同时，经 64 分频后作为 8251A 的接收发送时钟。图中的分频器可由计数器组成，也可由其它芯片，如 8155H 的定时器或 8253 来产生、8251A 的 C/$\overline{D}$ 接地址线 A0，片选线$\overline{CS}$接 P2.7，这样，8251A 的控制字和状态字寄存器地址为 7FFFH，数据缓冲地址为 7FFEH。

8251A 与终端（或主机系统）通信可采用简单的 RS232C 异步通信方式，由于 8251A 输出输入为 TTL 电平，而主机接口为 RS232C 电平，故 8251A 和主机之间接有电平转换器 1488、1489。

由于不采用调制解调器，有关信号$\overline{DSR}$、$\overline{CTS}$接地。

下面是该接口的 8251A 初始化和中断服务程序。若 8251A 的通信采取异步方式、波特率为 1200，字符长度为 8 位，奇校验，2 位停止位。其方式控制字为 DFH，命令指令为



图 5-28　8031 与 8251A 的接口电路

15H。

8251A 的初始化程序

```
START: MOV DPTR, #7FFFH   ; 依次送入方式控制字和命令指令
       MOV A, #0DEH
       MOVX @DPTR, A
       MOV A, #15H
       MOVX @DPTR, A
```

中断服务程序

```
PINTO: PUSH A
       PUSH PSW
       PUSH DPH
       PUSH DPL
       MOV DPTR, #7FFFH
       MOVX A, @DPTR
       RRC A
       JC SISP          ; 为 TXRDY，转发送处理
       RRC A
       JC RISP          ; 为 RXRDY，转接收处理
PINT10: POP DPL
       POP DPH
       POP PSW
       POP ACC
       RETI
SISP:  ……
       ……
```

标准分享网 www.bzfxw.com 免费下载

```
        AJMP PINT10
RISP:   ……
        ……
        AJMP PINT10
```

第五节　模/数转换器

能够完成将模拟量转换成数字量任务的器件叫模/数转换器，简称 A/D 转换器。

A/D 转换器的种类很多，按位数来分，有 8 位、10 位、12 位和 16 位等。位数越高，其分辨率也越高，但价格也越贵。

A/D 转换器就其结构来分，有单独的 A/D 转换器；有的 A/D 转换器带多路开关；有的带多数开关、数据放大器、采样/保持器及 A/D 转换器，其本身就是一个完整的数据采集系统。

A/D 转换器按转换原理分有：计算器式 A/D 转换、逐次逼近型 A/D 转换、双积分式 A/D 转换、并行 A/D 转换、串-并行 A/D 转换等。在这些转换方式中，计数器式 A/D 转换线路比较简单，但转换速度比较慢，所以现在很少应用。双积分式 A/D 转换精度高，多用于数据采集系统及精度要求比较高的场合。并行及串-并行 A/D 转换速度比较快，多用于雷达及图像处理等要求快速转换的系统中。逐次逼近型 A/D 转换既照顾了转换速度，又具有一定的精度，是目前工业过程控制系统中应用最多的一种。目前，绝大多数 A/D 转换器都采用这种转换方法。

下面给出几种典型 A/D 转换器及其应用。

一、ICL7135 BCD 码输出、双积分、4 $\frac{1}{2}$ 位 A/D 转换器

ICL7135 是目前市场上广泛流行的单片集成 4 位半双积分 A/D 转换器。由于 ICL7135 具有 4 位半的精度（相当于 14 位二进制数）、自动校零、自动极性输出、单一参考电压、动态字位扫描 BCD 码输出、自动量程控制信号输出、价格低等特点，所以广泛应用于微控制器的应用系统和各种精度较高的数字仪器等领域。

1．主要参数

1）CMOS 集成电路；

2）双积分转换技术；

3）单一参考电压；

4）采用 BCD 码扫描输出；

5）能用闪烁显示的方式表示超量程状态；

6）具有六路输入/输出（I/O）辅助信号，可以和微处理器相连，进行复杂控制；

7）具有自动转换量程的过和欠量程信号；

8）允许差分输入；

9）具有自动极性判别功能和自动校零电路；

10）双电源供电；

11）准确度高　0.005% ±1 个字；

12）输入漏电流低　1pA；

13）分辨率高　14 位；

14）零读数漂移低　0.5μV/℃；

15）输入阻抗高　109Ω；

16）转换速度慢　3 次/s；

17）噪声低　15μV。

2. 引脚排列图和引脚说明　ICL7135 引脚排列图如图 5-29 所示。

引脚说明：

V_-：负电源输入端，典型值为－5V。

V_{REF}：参考电源输入端，典型值为 1V，参考电压的精度和稳定度将直接影响转换精度。

AGND：模拟地。

INTOUT：积分器输出。

AZIN：自调零输入端。

BUFOUT：缓冲放大器输出端。

REFCAP－：外接参考电容引脚。

$REFCAP_+$：外接参考电容引脚。

INLO：信号输入低端。

INHI：信号输入高端。

V_+：正电源输入端。典型值为＋5V。

D5，D4，D3，D2，D1：BCD 码数据的位选通信号输出端，分别选通万、千、百、十、个位。



图 5-29　ICL7135 引脚排列图

B1，B2，B4，B8：BCD 码数据输出线。

BUSY：转换状态标志输出端。积分器在积分过程中（对信号积分和反向积分）BUSY 输出高电平，积分器反向积分过零后输出低电平。

CLK：时钟输入端。双极性模式：最高时钟频率为 125kHz，转换速度为 3 次/s；单极性模式：最高时钟频率为 1MHz，这时转换速度为 25 次/s。

POL：极性输出端。当输入信号为正时，POL 极性输出为高电平；输入信号为负时，POL 极性输出为低电平。

DGND：数字地。

R/$\overline{H}$：启动转换/保持控制端。该端接高电平时，ICL7135 为自动连续转换状态，每隔 40002 个时钟完成一次 A/D 转换；该端为低电平时，A/D 转换结束后保持转换结果，输入一个正脉冲后（大于 300ns），重新启动 ICL7135 开始另一次转换。

$\overline{ST}$：数据输出选通脉冲输出端。该脉冲宽度为时钟脉冲宽度的 1/2。一次 A/D 转换结束后，该端输出 5 个负脉冲，分别选通高位到低位的 BCD 码数据输出，可利用该信号把数据打入到并行接口中供 CPU 读取，这点在和微处理器接口时非常重要。

OVERRANG：过量程标志输出端。当输入信号读数超过转换器计数范围时，该引脚输出高电平。

UNDER：欠量程标志输出端。当输入信号读数小于 9%或更小时，该端输出高电平。

标准分享网 www.bzfxw.com 免费下载



图 5-30　ICL7135 功能框图

3. 功能框图　ICL7135 功能框图如图 5-30 所示。

4. 应用

(1) ICL7135 的外部连接电路　为了使 ICL7135 工作处于最佳状态，获得最好的性能，必须正确连接外部元器件。典型的 ICL7135 外部连接电路如图 5-31 所示。

ICL7135 的参考电源的接法，根据不同的要求可以采用不同的连接。对于精度要求高的应用场合，可以采用电压参考源 MC1403 分压得到。对于精度要求不高的场合可以从 +5V 电压直接分压得到。

ICL7135 的时钟输入根据不同的应用场合有不同的连接。一般可利用微处理系统的时钟分频和外接 RC 振荡器。双极性输入时，f_{CLK} = 125kHz；单极性输入时，f_{CLK} = 1MHz。

积分电阻 R_{INT}和积分电容 C_{INT}的选择是很重要的。R_{INT} 应选择精密电阻，其阻值为 100kΩ，C_{INT}应选聚丙稀电容或聚酸酯电容，其容量为 0.47μF。

自动调零是电容 C_{AZ}的大小对系统的噪声有影响，选用较大容量的电容可以减小噪声，典型值为 1μF。



图 5-31　ICL7135 外部连接电路

参考电容 C_{REF}应大到足以使结点对地的寄生电容可以忽略为止，典型值为 1μF。

积分输出端串接一个二极管 V 和电阻 R = 100kΩ，是为了消除 ROLLOVER 误差，根据要求接上即可。

(2) ICL7135 与 8031 微处理器的接口　ICL7135 的 A/D 转换结果是动态分时轮流输出的 BCD 码，因此，8031 只能通过并行 I/O 接口或扩展 I/O 接口与其连接。典型接口电路如

图 5-32 和图 5-33 所示。



图 5-32 ICL7135 与 8031 接口



图 5-33 7135 与 8031 另一种接口

为了节省 I/O 接口线的开销，使用了 74LS157 四 2 选 1 选择器。使“万”位数据输出及其它的三个标志信号（过量程、欠量程、极性输出）与 BCD 码数据输出的 B8、B4、B2、B1 共用 8031 的 P1.3～P1.0 四条 I/O 接口线。其分时传送通过 D5 控制 74LS157 的选择端 SEL 实现。SEL 输入低电平时选择 1A～3A 输出，输入高电平时选择 1B～3B 输出。因为“万”位数只能输出 0 或 1，是半个位，所以正好和 OR（过量程）、UR（欠量程）和 POL（正负极性）三位构成四位数据输出，供 8031 读取，这样就可以使用 7135 的“万”位选通信号 D5 作为 74LS157 的选择端的控制信号。

（3）ICL7135 与 8031 微处理器的扩展接口　在实际微处理应用系统中，I/O 接口线是很紧张的，为了节约 I/O 接口线，一般宜采用 8155 组成的 ICL7135 接口。ICL7135 通过 8155 与 8031 的接口电路如图 5-34 所示，图中当 ICL7135 的高位选通信号 D5 输出高电平时，万位数据 B1 和极性、过量程、欠量程标志输入到 8155 的 PA0～PA3 接口线。当 D5 输出为低电平时，ICL7135 的 B1、B2、B4、B8 输出低位的 BCD 码，此时 BCD 码数据线 B1、B2、B4、B8 输入到 8155 的 PA0～PA3 接口线。

8155 的定时器作为方波发生器，8031 的晶振频率取 12MHz。8155 定时器输入时钟频率为 2MHz，经 16 分频后，定时器输出为 125kHz，作为 ICL7135 的时钟脉冲频率。

8155 的 PA 接口工作于选通输入方式，ICL7135 的数据输出选通脉冲线$\overline{ST}$接到 8155 的 PC2，8155 的 PC0 经反相后接 8031 $\overline{INT1}$。当 ICL7135 完成一次 A/D 转换后，产生 5 个数据选通脉冲，分别将各位的 BCD 结果和标志 D1～D4 打入 8155 的 PA 接口。PA 接口接收到一个数据后，中断标志线 PC0 升高，8031 外部中断$\overline{INT1}$输入端变为低电平，向 CPU 请求中断。CPU 响应中断，读取 8155PA 接口的数据。

二、CAD7106/CAD7126 高性能、低功耗、LCD 显示、3 $\frac{1}{2}$模/数转换器

CAD7106/CAD7126 是高性能、低功耗、3 $\frac{1}{2}$位数字式模/数转换器。它在一单片 CMOS

标准分享网 www.bzfxw.com 免费下载



图 5-34　ICL7135 与 8031 的扩展接口

集成块上实现 7 段译码、显示驱动、参考电压与时钟等功能。由于该芯片是异或门输出，所以能直接驱动液晶显示器 LCD，在实际使用中极方便。

CAD7106/CAD7126 以精度高、灵活和经济实用的特色，使得它在数字三用表、数字式表头、袖珍式体温计、血压计、峰值电压表等领域中颇受欢迎。

CAD7106/CAD7126 与 ICL7106/ICL7126 完全兼容，可以互相代用。在使用中，7106 和 7126 所需的无源元件有所不同，只要更换一下无源元件，两者可互换使用。

1. 主要参数

1）单电源供电。

2）具有自动调零双积分。

3）内含时钟发生器。

4）差分输入。

5）无附加有源电路的要求。

6）有自动极性转换功能。

7）无须外接元件直接显示驱动 LCD。

8）转换速率低　1～15 次/s。

9）转换准确度高　±0.05±1 个字。

10）功耗低　10mW；1mW（CAD7126）。

11）输入阻抗高　$10^{10}\Omega$。

12）噪声小　$15\mu V_{p-p}$。

13）共模抑制比高　86dB。

14）输入端漏电流小　1pA。

15）失调温漂小　1μA/℃。

16）分辨率　11 位。

2. 引脚排列图和引脚说明　CAD7106/CAD7126 引脚排列图如图 5-35 所示。

CAD7106/CAD7126 引脚说明：

A1～G1：个位显示端。

A2～G2：十位显示端。

A3～G3：百位显示端。

AB4：千位显示端。

AZ：自动调零端。

BP：液晶显示器背面公共电极端。

BUF：缓冲器控制端。

CP1～CP3：时钟脉冲输入端。

CR_+：参考电容正端。

CR_-：参考电容负端。

IN_H：模拟输入高位端。

IN_L：模拟输入低位端。

INT：积分器输出端。

POL：极性显示端。



图 5-35　CAD7106/CAD7126 引脚排列图

TEST：检测端，该端经过 50Ω 电阻连接到逻辑线路的公共地，故也称“逻辑地”、“数字地”或“信号地”。该端有两个功能，一是作“测试指示”，把它与 V_{DD}短接后，LCD 显示器全部笔划点亮，显示数应为 1888，用来检查数字电压表。第二个功能是作负电源端供外部驱动器使用，如组成固定小数点显示电路。

COM：模拟信号公共端，简称“模拟地”，使用时，它与输入信号的负端，基准电压的负端相连。

V_{DD}：正电源输入端。

V_{SS}：负电源输入端。

V_{REFH}：参考电压高位端。

V_{REFL}：参考电压低位端。

3. 功能框图　CAD7106/CAD7126功能框图如图5-36所示。

4. 典型应用　CAD7106/CAD7126 的典型应用是数字电压表。数字电压表的电路如图 5-37 所示，现将电路中元件说明如下：

R_1、C_1 为时钟振荡器的 RC 网络。

R_2、R_3 为参考电压分压电路。R_2 是可调电阻，R_3 是固定电阻。调节 R_2 使参考电压 $V_{REF}=100.0\text{mV}$，R_2 一般采用精密多圈电位器。

R_4、C_3 为输入端阻容滤波电路。该电路可提高仪表抗干扰能力，并增强仪表的过载功能，因 7106 输入阻抗极高，输入电流极小，故可取 $R_4=1\text{M}\Omega$，$C_3=0.01\mu\text{F}$。

C_2、C_4 分别为参考电容和自动调零电容。

标准分享网 www.bzfxw.com 免费下载



图 5-36 CAD7106/CAD7126 功能框图

R_5、C_5 分别为积分电阻和积分电容。

三、ADC0808/0809 带有 8 路多路开关的 A/D 转换器

1. 电路组成及转换原理

ADC0808、ADC0809 都是带有 8 位 A/D 转换器、8 路多路开关以及与微处理器兼容的控制逻辑的 CMOS 组件，8 位 A/D 转换器的转换方法为逐次逼近法。在 A/D 转换器内部含有一个高阻抗斩波稳定比较器，一个带有模拟开关数组的 256 电阻分压器，以及一个逐次逼近的寄存器。8 路的模拟开关由地址锁存器和译码器控制，可以在 8 个通道中任意访问一个单边的模拟信号。其原理框图



图 5-37 数字电压表电路

如图 5-38 所示。



图 5-38　ADC0808、0809 原理框图

2. ADC0808、0809引脚排列及引脚说明　ADC0808、ADC0809引脚排列图如图5-39所示。



图 5-39　ADC0808、0809 引脚图

引脚功能说明如下：

IN7～IN0：8 个模拟量输入端。

START：启动 A/D 转换，当 START 为高电平时，A/D 开始转换。

EOC：转换结束信号。当 A/D 转换结束后，发出一个正脉冲，表示 A/D 转换完毕。此信号可作为 A/D 转换是否完成的检测信号或向 CPU 申请中断的信号。

OUTPUT ENABLE：输出允许信号。此信号被选中时，允许从 A/D 转换器的锁存器中读取数字量。此信号即为 ADC0808、0809 的片选信号，高电平有效。

CLOCK：实时时钟，可通过外接 RC 电路改变时钟频率。

ALE：地址锁存允许，高电平有效。当 ALE 为高电平时，允许 C、B、A 所示的通道被选中，并把该通道的模拟量接入A/D转换器。

ADDA、ADDB、ADDC：通道号端子。C 为最高位，A 为最低位。

D7～D0：数字量输出端。

标准分享网 www.bzfxw.com 免费下载

$V_{REF(+)}$、$V_{REF(-)}$：参考电压端子，用来提供D/A转换权的标准电平。一般$V_{REF(+)}=+5V$，$V_{REF(-)}=0V$。

V_{CC}：电源电压，接+5V。

GND：接地端。

ADC0808、0809的典型应用如图5-40所示。



图5-40 ADC0808、0809的典型接线图

3. 时序图 ADC0808、0809的时序图如图5-41所示。

从图5-41可以看出，启动脉冲START和地址锁存允许脉冲ALE的上升沿将地址送上地址总线，经C、B、A选择开关指定的通道的模拟量送到A/D转换器。在START信号下降沿的作用下，逐次逼近过程开始，在时钟的控制下，一位一位地逼近。此时，转换结束信号EOC呈低电平状态。由于逐次逼近需要一定的过程，所以，在此期间内，模拟输入值应维持不变，比较器要一次次进行比较，直到转换结束。此时，单片机发出一输出允许命令（OE呈高电平），则可读出数据。



图5-41 ADC0808、0809时序图

4. ADC0808、0809的主要参数

分辨率：8位。

总的不可调误差：ADC0808　$\pm\frac{1}{2}$LSB。

ADC0809　±1LSB。

转换时间：100μs。

温度范围：－40～85℃。

四、AD574 12 位 A/D 转换器

AD574 是一个完整的 12 位逐次逼近型带三态缓冲器的 A/D 转换器，它可以直接与 8 位、16 位单片机总线进行接口。

AD574 有 6 个等级。AD574J、K 和 L 专门用在 0～＋70℃温度范围内。AD574S、T 和 U 则适用于－55～＋125℃的温度区。所有的 AD574 全部采用 28 脚双列直插式封装。

1．AD574 的结构及原理　AD574 的原理图如图 5-42 所示。



图 5-42　AD574 的原理图

从图中可以看出，AD574 由两部分组成，一部分是模拟芯片，另一部分是数字芯片。模拟芯片是由高性能的 12 位 D/A 转换器和参考电压组成。数字芯片由控制逻辑电路，逐次逼近型寄存器和三态输出缓冲器组成。转换原理为逐次逼近型原理。

图中控制逻辑部分，用以发出启动/停止时钟信号及复位信号，并控制转换过程。此逻辑控制信号包括 5 个外部信号，以及内部转换结束信号。整个转换过程结束后，输出一个标志状态 STS（低电平有效）。

AD574 转换原理时序图如图 5-43 所示。

图 5-43 表示逐次试验过程及对每一个数据位进行判断的过程。当转换开始信号（START）变为高电平时，最高位 D11 位开始置“1”，而 D10～D0 位全部为“0”状态。经过两个时钟周期，在 D11 位下降沿开始对最高位进行判断，也就是决定该位是“1”还是

标准分享网 www.bzfxw.com 免费下载



图 5-43　AD574 转换原理时序图

"0"，并开始 D10 位的试验，再经过一个周期后又对 D10 位进行判断。如此进行下去，直到最低位（D0）为止。

另外，当 START 信号开始时，标志状态 STS 在转换启动后为高电平（BUSY），当转换结束时变为低电平（EOC）。

2．AD574 的引脚排列及引脚说明　AD574 的引脚排列如图 5-44 所示。



图 5-44　AD574 引脚图

该芯片各引脚的功能有许多和 ADC0809 相似，如数据输出、供电电压、接地端等。下面主要介绍几种控制引脚。

在 AD574 芯片上有两组控制引脚，即通用控制引脚（CE、$\overline{CS}$和 R/$\overline{C}$）以及内部寄存器控制输入引脚（12/$\overline{8}$ 和 A0）。通用控制引脚的功能与大多数 A/D 转换器相类似，主要决定装置定时、寻址、启动脉冲和读使能等功能。内部寄存器控制输入引脚是大多数 A/D 转换器所没有的，它用来选择输出数据的形式和转换脉冲长度。

（1）转换器的启动和数据读出是由 CE、$\overline{CS}$和 R/$\overline{C}$ 来控制的。当 CE＝1，$\overline{CS}$＝0，R/$\overline{C}$＝0 时，转换过程开始；CE＝1，$\overline{CS}$＝0，而 R/$\overline{C}$＝1 时，数据可以被读出。

（2）12/$\overline{8}$ 为数码格式选择端。当 12/$\overline{8}$＝1 时，12 位数据线同时生效，一次读出，主要适用于 16 位单片机系统。当 12/$\overline{8}$＝0 时，可与 8 位微处理器兼容。AD574 采用向左对齐数据格式。12/$\overline{8}$ 与 A0 配合，使数据分两次输出，A0＝0 时，高 8 位数有效。A0＝1，则读低 4 位数据加 4 位附加零。请注意，12/$\overline{8}$ 引脚不能由 TTL 电平来控制，必须直接接到＋5V（引脚 1）或数字地（引脚 15）。此引脚只做数字量输出格式的选择，对转换操作并不起作用。

（3）A0 为字节选择端。A0 引脚有两个作用，一是选择字节长度，二是与 8 位微处理器兼容时，可用来选择读出字节。在转换之前，若 A0＝1，则 AD574 按 8 位 A/D 转换，转换完成时间为 10μs；如 A0＝0，则按 12 位 A/D 转换，转换时间为 25μs，这与 12/$\overline{8}$ 的状态无关。在读周期中，A0＝0，高 8 位数据有效；A0＝1，则低 4 位数据有效。注意，如果 12/$\overline{8}$＝1，则 A0 的状态不起作用。

经上所述，可给出 AD574 控制真值表，见表 5-11。

表 5-11　AD574 真值表

CE	$\overline{CS}$	R/$\overline{C}$	12/$\overline{8}$	A0	操　　作
0	×	×	×	×	禁　止
×	1	×	×	×	禁　止
1	0	0	×	0	12 位转换
1	0	1	接＋5V	×	输出数据格式为并行 12 位
1	0	1	接地	0	输出数据格式为高 8 位
1	0	1	接地	1	输出数据格式为低 4 位

3．AD574 的主要参数

分辨率：12 位。

非线性误差：$\pm\frac{1}{2}$LSB。

模拟输入：

双极性：±5V；±10V

单极性：0～10V；0～20V。

供电电源：

V_{LOGIC}——逻辑电平　＋4.5～＋5.5V。

V_{CC}　　＋13.5～＋16.5V。

V_{EE}——供电电源　　－13.5～－16.5V。

内部参考电平：10.00±0.1V。

转换时间：15～35μs。

标准分享网 www.bzfxw.com 免费下载

五、A/D 转换器与单片机的接口

A/D 转换器与单片机接口时，会遇到许多的技术问题：A/D 转换器与系统的接法；A/D 转换器的启动方法，模拟量输入通道的接法；参考电源如何提供；状态的检测及锁存；时钟信号的引入。下面讲 A/D 转换器与单片机接口技术要点。

1. 模拟量输入信号的连接　A/D 转换器的模拟信号大都为标准信号 0～5V，但有些 A/D 转换器的输入极性除单极性外，也可以是双极性，例如 AD574，用户可通过改变外接线路来改变量程。有的 A/D 转换器可直接输入传感器的信号，如带仪表放大器的 A/D 转换器 AD670。

另外，在模拟量输入通道中，除了单通道输入外，还有多通道输入方式。

2. 数字量输出引脚的连接　A/D 转换器数字输出引脚和单片机的接法与其内部结构有关、对于没有输出锁存器的 A/D 转换器来说，一般通过锁存器或 I/O 接口与单片机相连，常用的接口及锁存器有 8155、8255、8243 以及 74LS273、74LS373、8212 等。当 A/D 转换器内部含有锁存器时，可直接与单片机相连。

此外，随着位数的不同，A/D 转换器与单片机数据总线的连接方法也不同。对于 8 位的 A/D 转换器，其数字输出可与 8 位单片机数据总线直接相连，或者从某个 I/O 接口（如 P1 接口）输入。但对于那些高于 8 位的 A/D 转换器，若 8 位单片机相连，应该分步进行。数据输出格式有向左对齐和向右对齐两种格式应分步读出。在读取数字量时，通常用单片机读信号和地址译码位号来控制，在分步读取数据时，需要提供不同的地址信号。

3. A/D 转换器的启动方式　任何一个 A/D 转换器在开始转换时，都必须加一个启动信号，才能开始工作。芯片不同，要求启动的方式也不同。一般分脉冲启动和电平启动两种。

脉冲启动转换芯片，只要在启动转换输入引脚加一个启动脉冲即可。前面讲到的 ADC0809、AD574 都属于脉冲启动转换芯片，一般用$\overline{WR}$及地址译码器的输出经过一定的逻辑电路进行控制。

电平启动转换就是在 A/D 转换器的启动引脚上加上一个要求的电平。当电平加上以后，A/D 转换即刻开始，而且，在转换过程中，必须保持这一电平，否则将停止转换。因此，在这种启动方式下，CPU 控制必须通过寄存器保持一段时间，一般可用 D 触发器、锁存器或并行 I/O 接口等来实现。

4. 转换结束信号的处理方法　在 A/D 转换器中，当 CPU 向 A/D 转换器发出一个启动信号后，A/D 转换器便开始转换，必须经过一段时间以后，A/D 转换才能结束。当转换结束时，A/D 转换器芯片内含的转换结束触发器置位输出一个转换结束标志信号，通知单片机，A/D 转换已经完成，可以进行读数。

单片机检查判断 A/D 转换是否结束的方法有以下三种：

（1）中断方式　将转换结束标志信号接到单片机的中断申请引脚，当转换结束时，即提出中断申请，单片机响应后，在中断服务程序中读取数据。这种方法使 A/D 转换与单片机工作同时进行，因而大大节省了机时，常用于实时性要求比较高或多参数的数据采集系统中。

（2）查询方式　把转换结束信号经三态门送到 CPU 数据总线或 I/O 接口的某一位上，单片机向 A/D 转换器发出启动信号后，则开始查询 A/D 转换是否结束，一旦查询到 A/D 转换结束，便读出结果数据。这种方法的程序设计简单，且实时性也比较强，所以是应用最多

的一种方法。

(3) 软件延时方法　这种方式的具体作法是，单片机启动A/D转换后，则根据该转换芯片所需的转换时间，调用一个延时程序（为保险起见通常延时时间略大于A/D转换所需要的时间），延时程序执行完以后，A/D转换业已完成，便可读出结果数据。这种方法可靠性比较高，不用增加硬件连线，但要占用单片机的大量时间，多用在CPU处理任务比较少的系统中。

5. 参考电平的连接　在A/D转换器中，参考电平直接关系到A/D转换的精度，因而对该电源的要求比较高，一般要求由稳压电源供电。不同的A/D转换器，参考电源的提供方法也不一样。通常8位A/D转换器采用外电源供给，如ADC0809等。但是对于精度要求比较高的12位A/D转换器，则通常在A/D转换器内部设有精密参考电源。如AD574，而不必外加电源。

在一些单、双极均可使用的A/D转换器中，参考电平往往有两个引脚：$V_{REF(+)}$和$V_{REF(-)}$，根据模拟输入信号的极性不同，这两个参考电源引脚的接法也不同。当模拟信号为单极性时，$V_{REF(+)}$接参考电源正端，$V_{REF(-)}$则接模拟地。当模拟信号为双极性时，则$V_{REF(+)}$和$V_{REF(-)}$端分别接至参考电源相应的正、负极性端。

6. 时钟的连接　A/D转换器的另一个重要连接信号是时钟，它决定芯片转换速度的基准，整个A/D转换过程都是在时钟作用下完成的。

A/D转换时钟的提供方法也有两种，一种是由芯片内部提供，一种是由外部时钟提供。外部时钟提供的方法可以使用单独的振荡器，更多的则是用CPU时钟经分频后送到A/D转换器相应的时钟端子。

若A/D转换器芯片内部设有时钟振荡器，一般不需要任何附加电路，如AD574。也有的根据用法不同，需要改变一下外接电路，也有的转换器的内部及外设时钟均可。

7. 接地问题　A/D转换器应用的设计，主要有两个方面的问题，一个是硬件连接问题，另一个是软件设计问题。在硬件设计方面，除了上面讲的几种连接方法之外，还有一个需要注意的问题就是接地。在有A/D转换器组成的数据采集系统中，有许多接地点，这些接地点通常被看作是逻辑电路的返回端（数字地）、模拟公共端（模拟电路返回端），模拟信号地。在连接时，必须将模拟电源、数字电源分别接地，模拟地和数字地也要分别连接，有些A/D转换器还单独提供了模拟地和数字地接线端，两种“地”各有独立的引脚。连接时，应将这两种接地引脚分别接至系统的数字地和模拟地上，然后，再把这两种“地”用一根导线连接起来。

有关A/D转换器的程序设计，请读者参看相关书籍。

第六节　数/模转换器

在单片机控制系统与智能化仪表仪器中，被测物理量必须经模数转换器变成数字量，然后送到单片机进行数据处理，以便实现控制或进行显示，该数字输出，不能直接用以控制执行机构。这是由于大多数执行机构只能接收模拟量，为此还必须把数字量变成模拟量。这种器件就叫数/模转换器，简称D/A转换器。

D/A转换器的输出大都为电流输出形式，有的在内部设有放大器，直接输出电压信号；

标准分享网 www.bzfxw.com 免费下载

电压输出形式又分单极性输出和双极性输出两种。按输入数字量位数来分，D/A 转换器有 8 位、10 位、12 位和 16 位，还有串行 D/A 转换器。

下面介绍几种典型的 D/A 转换器。

一、DAC0832 普通型 D/A 转换器

该器件为 8 位 D/A 转换器，可与常用的单片机相连接。在电路中使用了 CMOS 电流开关和控制逻辑，因此功耗低、输出漏电流误差较小。

DAC0832 的引脚排列图如图 5-45 所示。



图 5-45　DAC0832 引脚排列图

现说明各引脚的功能如下：

$\overline{CS}$：片选信号（低电平有效）。

I_{LE}：输入锁存允许信号（高电平有效）

$\overline{WR_1}$：写 1（低电平有效），当$\overline{WR_1}$为低电平时，将输入数据传送到输入锁存器；当$\overline{WR_1}$为高电平时，输入锁存器中的数据被锁存；当 I_{LE}为高电平，同时$\overline{CS}$和$\overline{WR_1}$均为低电平时，方能将锁存器中的数据更新。以上三种控制信号联合构成第一级输入锁存器。

$\overline{WR_2}$：写 2（低电平有效）。该信号与$\overline{XFER}$配合，可使锁存器中的数据传送到 DAC 寄存器中进行转换。

$\overline{XFER}$：传送控制信号（低电平有效）。$\overline{XFER}$将与$\overline{WR_2}$配合使用，构成第二级锁存。

D7～D0：数字量输入。D7 最高位，D0 最低位。

I_{OUT1}：DAC 电流输出 1。当输入为全 1 时，I_{OUT1}为最大值；输入为全 0 时，I_{OUT1}为最小值（近似为 0）。

I_{OUT2}：DAC 电流输出 2，在数值上，$I_{OUT1}+I_{OUT2}$＝常数。采用单极性输出时，I_{OUT2}常常接地。

R_{fb}：反馈电阻，为外部运算放大器提供一个反馈电压。R_{fb}可由内部提供，也可由外部提供。

V_{REF}：参考电压输入，要求外接一精密电源。

V_{CC}：数字电路供电电压，一般为＋5～＋15V。

AGND：模拟地。

DGND：数字地。

二、AD667 12 位 D/A 转换器

为了提高转换精度，可增加 D/A 转换器位数 10 位、12 位、16 位 D/A 转换器的原理与 8 位 D/A 转换器基本一样，不同的是与 8 位单片机接口时，要分别送数据。

由图 5-46 可以看出：AD667 是一个完整的 12 位 D/A 转换器。片内含有高稳定度隐埋齐纳电压基准单元和双缓冲输入锁存器。该转换器使用 12 个精密高速双极型电流转换开关和激光调整的薄膜电阻网络，因而具有建立时间快和精度高的特点。

AD667 的总线接口逻辑由四个独立寻址的寄存器组成，它们分作两级，第一级包括 3 个 4 位寄存器，可以直接从 4 位、8 位、12 位或 16 位单片机总线获得数据，一旦全 12 位数据字被装入第一级，便一起被置入第二级的 12 位 D/A 寄存器。这种双缓冲结构避免了产生



图 5-46　AD667 原理图

虚假的模拟量输出值。

锁存器分别由 AD667 的地址总线 A3～A0 及片选信号$\overline{CS}$控制，所有控制信号均为低电平有效，见表 5-12。

表 5-12　AD667 真值表

$\overline{CS}$	A3	A2	A1	A0	操　　作
1	×	×	×	×	无　操　作
×	1	1	1	1	无　操　作
0	1	1	1	0	选通第一级低四位寄存器
0	1	1	0	1	选通第一级中四位寄存器
0	1	0	1	1	选通第一级高四位寄存器
0	0	1	1	1	从第一级向第二级置数
0	0	0	0	0	所有锁存器均透明

所有锁存器均为电平触发。这意味着在控制信号有效期间出现的数据都将进入锁存器，当控制信号变为高电平时，该数据就被锁存。

AD667 允许同时有两个以上的锁存器被选通，因此可与 4 位、8 位、12 位和 16 位单片机进行接口。

三、AD7543 串行 D/A 转换器

在远距离通信中，为节省连结导线，可采用串行 D/A 转换器。AD7543 即为一种 12 位 CMOS 单片型串行输入 D/A 转换器，其数字量输入线仅有一条，12 位数字量由高位到低位逐一输入。其原理结构图如图 5-47 所示。

由图 5-47 可见，AD7543 由 12 位串行输入、并行输出移位寄存器（寄存器 A）、12 位 DAC 输入（寄存器 B）以及 12 位 D/A 转换电路等部分组成。寄存器 B 与 D/A 转换部分与并行 D/A 转换器完全相同，不同的只是寄存器 A。数字量由 SRI 端输入，由选通信号

标准分享网 www.bzfxw.com 免费下载



图 5-47　AD7543 原理结构图

STB1、STB2、$\overline{STB3}$和 STB4 控制，将串行输入数据逐位移入移位寄存器 A，当 A 寄存器装满时，用$\overline{LD1}$和$\overline{LD2}$信号将移位寄存器 A 中的内容输入到寄存器 B 中，并进行 D/A 转换、串行 D/A 转换器也是双缓冲结构。用$\overline{CLR}$信号（低电平有效）可使寄存器 B 复位为 000H。表 5-13 为 AD7543 的真值表。

表 5-13　AD7543 真值表

AD7543				逻辑输入			AD7543　操　作
寄存器 A 控制输入				寄存器 B 控制输入			
STB4	$\overline{STB3}$	STB2	STB1	$\overline{CLR}$	$\overline{LD2}$	$\overline{LD1}$	
0	1	0	↑	×	×	×	在 SRI 输入端的数据移入寄存器 A
0	1	↑	0	×	×	×	
0	↓	0	0	×	×	×	注：↑　上升沿
↑	1	0	0	×	×	×	↓　下降沿
1	×	×	×				
×	0	×	×				
×	×	1	0				寄存器 A 无操作
×	×	×	1				
				0	×	×	清寄存器 B，使其为 000H 非同步工作
				1	1	×	寄存器 B 无操作
				1	×	1	
				1	0	0	寄存器 A 的内容装入寄存器 B

四、D/A 转换器与单片机的接口

由于各种 D/A 转换器的结构不同，它们与单片机的接口方法也有差异，但就其基本引脚连接上，仍然有共同之处，①数字量输入；②模拟量输出；③外部控制信号的连接方法。

1. 数字量输入端的连接　D/A 转换器数字量输入端与单片机的接口需要考虑两个问题，一个是位数，另一个是 D/A 转换器内部结构。当 D/A 转换器内部没有输入锁存器时，必须在数据总线与 D/A 转换器之间加入锁存器或 I/O 接口；当 D/A 转换器内部含有锁存器时，则可直接连接。

最常用的，也是最简单的连接方法 8 位 D/A 转换器与 8 位单片机的接口。这时只要将单片机的数据线一一对应的与 D/A 转换器的 8 位数字输入端相接即可。对于高于 8 位的 D/A 转换器，欲与 8 位单片机接口，数据必须分步进行传送。数据传送分步格式有两种，一种是向左对齐数据，一种是向右对齐数据。前一种作法是将高 8 位数划为一个字节，其余位算作另一个字节，且向左对齐，占用字节的高位部分。而后一种作法则是先将低 8 位划为一个字节，剩余的几位编为另一字节，占用字节的低位部分。

2. 模拟量输出　D/A 转换器的输出方式有电流输出和电压输出两种，电压输出型又分为单极性和双极性两种输出形式。这里所言电流输出型不是指单片型 D/A 转换器的电流输出型，因为这种形式的输出不能直接带动负载，这里讲的输出方式是指接上负载后 D/A 的输出方式。

3. 外部控制信号的连接　外部控制信号主要是片选信号、写信号及启动信号。此外，还有电源及参考电平，可根据 D/A 转换器的具体要求进行选择。片选信号、写信号、启动信号是 D/A 转换器的主要控制信号，它们一般由 CPU 或译码器提供。其连接方式与 D/A 转换器的结构有关。一般来讲，片选信号主要由地址线经译码器控制。在单片机系统中，可以把 D/A 看成一个存储单元，由 16 位地址来选择，也可以由 P2 口的某一位实行线选来控制。写信号多由单片机的$\overline{WR}$信号控制，启动信号多为片选及写信号的合成。对于一个 8 位 D/A 转换器，其控制方式可以是双缓冲，也可以是单缓冲，但对于 12 位 D/A 转换器，不管其转换电路怎样，一般都采用双缓冲器方式。此时，D/A 转换器的工作情况不仅取决于上述信号，而且还与其内部输入寄存器的地址状态有关。

4. DAC0832、AD667、AD7543 与 8031 的接口及程序设计　由于 MCS-51 系列单片机中没有单独的 I/O 传送指令，所以通常将 D/A 转换器视为外部存储器来编址，用 MOVX@Ri，A 或 MOVX@DPTR，A 等指令进行数据传送。

（1）DAC0832 与 8031 的接口　图 5-48 为 DAC0832 与单片机的连接。



图 5-48　DAC0832 与单片机连接

图 5-48 中，DAC0832 为双缓冲 D/A，因此其数字输入信号 D7～D0 直接与 8031 的数据总线相连。为了得到双缓冲控制形式，用 P2.1 控制$\overline{CS}$，P2.0 控制$\overline{XFER}$，$\overline{WR}$信号同时控

标准分享网 www.bzfxw.com 免费下载

制$\overline{WR_1}$和$\overline{WR_2}$。锁存允许信号 I_{LE}接高电平。这样，当 P2.1 为 0，且执行 MOVX@DPTR，A 指令时，$\overline{CS}$和$\overline{WR_1}$两引脚均为低电平，由于 I_{LE}固定为高电平，所以此时打开第一级输入寄存器，把 P0 口的数据送入该寄存器。然后使 P2.0＝0，同样执行上述指令，即可打开 DAC0832 的第二级 8 位 DAC 寄存器，完成 D/A 转换。在图中，D/A 转换器可被称为 8031 的外部扩展存储器，设其第一级地址为 FDFFH，第二级地址为 FEFFH，D/A 转换程序如下：

```
MOV DPTR，#0FDFFH;      送 D/A 转换器地址指针
MOV A，#nnH;            待转换数据送 A
MOVX @DPTR，A;          送 D/A 转换数据
INC DPH;                求第二级转换地址
MOVX @DPTR，A;          完成 D/A 转换
```

在图 5-48 中，如果 P2.0 接到$\overline{CS}$和$\overline{XFER}$两个控制端，P2.1 不用，即可实现单缓冲方式，在这种情况下，只要执行上述程序段中的前三条，即可同时打开两级数据寄存器，完成 D/A 转换。这种作法既简单又省时，所以无特殊要求时，尽量采用单缓冲形式。但是，如果同时输入两个，或两个以上的数据，则必须采用双缓冲形式。

(2) AD667 与 8031 12 位 D/A 转换器的接口　12 位 D/A 转换器与单片机的接口，对于 8 位单片机主要是分步传送数据，如图 5-49 所示。



图 5-49　12 位 D/A 转换器 AD667 与 8031 的接口

在图 5-49 中，采用的是数字量向右对齐的连接方式，下面主要讲一下控制信号的连接。由地址总线高 8 位 P2.7～P2.0 来控制 D/A 转换器的片选信号及输入寄存器的选通信号。在这种方法中，当 P2.1＝0，P2.0＝1 时，选通低 8 位；反之，P2.1＝1，P2.0＝0 时，则选中高 4 位或第二级 12 位 D/A 寄存器。当然，上述两种控制方式都必须在$\overline{CS}$＝0 时才生效。由此可得出各寄存器的地址为

P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0	
G1	$\overline{G2A}$	$\overline{G2B}$	C	B	A			
1	0	0	0	0	0	0	1	低 8 位
			$\overline{Y0}$			1	0	高 4 位和 12 位位 D/A 转换

这里给出了存储器寻址方式。低 8 位地址未用，由此可知，D/A 转换器的地址为

81FFH、82FFH。

12 位 D/A 转换器程序设计特点要将数据分两次传送，需将待传送的数据事先按照要求的格式排好，并存放在以 DATA 为首址 RAM 中，程序如下：

```
MOV R0，#DATA          ；送数据存放地址指针（低 8 位）
MOV DPTR，#81FFH       ；送 D/A 转换地址指针
MOV A，@R0             ；取低 8 位数据
MOVX @DPTR，A          ；传送低 8 位
INC R0                 ；修改数据地址指针
INC DPH                ；修改地址指针
MOV A，@R0             ；取高 4 位
MOVX @DPTR，A          ；传送高 4 位及进行 D/A 转换
```

(3) AD7543 与 8031 串行 D/A 转换器的接口　串行 D/A 转换器通常采用双缓冲结构，第一步是把 12 位串行数据装满移位寄存器，第二步就是打开传送 DAC 寄存器，把移位寄存器输出的并行数据送到 D/A 转换网络进行数—模转换。下面讲述 AD7543 与单片机的接口以及程序设计方法。

由于 MCS-51 单片机本身具有串行输出口，所以串行 D/A 转换器可以很方便地与之进行接口，无需增加专用的串行接口，AD7543 与 8031 的接口如图 5-50 所示。



图 5-50　AD7543 与 8031 接口电路

在图 5-50 中，8031 单片机的串行口与 AD7543 直接相连。8031 串行口工作于模式 0。在这种模式下，串行口作同步移位寄存器用。在“写”信号控制下，允许从 RXD 引脚送出数据，同时允许从 TXD 引脚输出移位脉冲。可用此脉冲控制选通信号$\overline{STB_3}$，TXD 引脚移位脉冲负跳变沿将 RXD 输出的 12 位数据移入 AD7543 的寄存器 A，利用地址译码器的输出信号LD_2将移位寄存器 A 中的内容输出（并行）到寄存器 B 中，并启动 D/A 转换。

由于 AD7543 的 12 位数字量是由高位至低位一位位串行输入的，而 8031 以串行方式输

标准分享网 www.bzfxw.com 免费下载

出数据时，是由低位到高位，为此，在数据输出到 AD7543 转换器之前，必须将数据位置重新装配。AD7543 寄存器 B 的控制信号由译码器产生，设其地址为 ADRDB，数据缓冲单元地址为 DBUFH（高 4 位）和 DBUFL（低 8 位），D/A 转换程序如下：

```
OUTDA: MOV SCON, #00H          ; 选通方式 0
       MOV A, DBUFH            ; 取高 4 位数据
       ACALL ASMB              ; 调用移位子程序
       MOV SBUF, A             ; 写入 SUBF，并启动发送，输出高 4 位
       MOV A, DBUFL            ; 取低 8 位数据
       ACALL ASMB              ; 调用移位子程序
       MOV SBUF, A             ; 写入 SBUF，并启动发送，输出低 8 位
       MOV DPTR, #ADRDB        ; 送寄存器 B 的选通地址
       MOVX @DPTR, A           ; 送寄存器 B，并启动 D/A 转换
       RET
ASMB:  MOV R6, #00H
       MOV R7, #08H
       CLR C
ALO:   RLC A
       XCH A, R6
       RRC A
       XCH A, R6
       DJNZ R7, ALO
       XCH A, R6
       RET
```

第六章　专用芯片及典型应用电路

第一节　LCD 显示器模块

在现代显示器件发展中，液晶显示器件（LCD）以其功耗低、体积小、超薄、色调柔合、可以与 CMOS 电路直接匹配和易于实现大规模集成化生产等一系列优点而被广泛应用。液晶显示器件可分为段式、字符式和点阵式三种，其中点阵式液晶显示器件不仅可以显示字符、数字和各种图形、曲线以及汉字，还可以通过编程进一步实现一定的动画功能。液晶显示方式的出现使显示技术发生了革命性的转折。

本节将介绍以 T6963C 为典型控制大规模集成电路的液晶显示器件 EDM240128 的基本原理、性能和结构，给出液晶显示器件与单片机系统的硬件接口电路、控制电路、软件编程技术以及使用注意事项。

一、带 T6963C 点阵图形式液晶显示控制器的 LCD 模块

1. 特点

（1）本 LCD 模块可直接适配于 8080MPU 和 Z80MPU 的接口信号。

（2）可以设置字符方式与图形方式的合成显示（即字符显示区的内容和图形显示区的内容通过模式设置同时显示在屏幕上）、字符方式下的特征显示以及可以像 CAD 那样屏拷贝操作。

（3）允许 MPU 随时访问显示缓冲区，甚至可以进行位操作。

（4）显示字符的字体可以是 6×8 点阵或 8×8 点阵。

（5）对模块的操作都要进行状态字的判别。

（6）复位信号将把行、列计数器和显示寄存器清零，并且关显示。复位后可用开显示指令完整地恢复显示屏上原有的画面内容。每次上电后，有必要进行一次软复位。

（7）显示窗口长度（列）CL 已由硬件设置为 40（字符数），即列数据传输个数的最大值（超出屏幕部分不显示）。

（8）显示窗口宽度（行）已由硬件设置为 128 行。

（9）内含 128 种字符，并允许用户在显示缓冲区内任意设置一个区域作为外扩的字符发生器 CGRAM。

（10）显示缓冲区可分为文本显示区、图形显示区和 CGRAM 区。文本显示区和图形显示区的起始地址 SAD 都对应着显示屏左上角位置的显示位。在文本显示区一个单元对应屏上的一个字符位；6×8 点阵在图形显示区一个单元则对应屏上的 6×1 点阵显示位，此时图形显示区单元的低 6 位有效，8×8 点阵在图形显示区一个单元则对应屏上的 8×1 点阵显示位。

（11）光标可在字符方式下启用，此时光标与所在位的字符通过逻辑“或”显示。

（12）本模块的控制指令有的需要参数，参数的输入在指令代码输入之前。

标准分享网 www.bzfxw.com 免费下载

（13）文本特征方式只能用在文本模式中（此时文本区和图形区都必须打开）。

（14）文本显示区地址与屏上显示位置的关系见表 6-1。

表 6-1　文本显示区地址与屏上显示位置关系

TH	TH+1	…	TH+CL
TH+TA	TH+TA+1	…	TH+TA+CL
(TH+TA)+TA	(TH+TA)+TA+1	…	TH+2TA+CL
(TH+2TA)+TA	(TH+2TA)+TA+1	…	TH+3TA+CL
⋮	⋮	…	⋮
TH+15TA	TH+15TA+1	…	TH+15TA+CL

注：TH—文本区首地址。

TA—文本区宽度（字符数/行），由用户定义。

CL—硬件设置的字符数/行，本模块已设为 40。

（15）图形显示区地址与屏上显示位置的关系见表 6-2。

表 6-2　图形显示区地址与屏上显示位置的关系

GH(DB7～DB0)	GH+1	…	GH+CL
GH+TA	GH+TA+1	…	GH+TA+CL
(GH+TA)+TA	(GH+TA)+TA+1	…	GH+2TA+CL
(GH+2TA)+TA	(GH+2TA)+TA+1	…	GH+3TA+CL
⋮	⋮	…	⋮
GH+127TA	GH+127TA+1	…	GH+127TA+CL

注：GH—图形区首地址。

TA—图形区宽度（字符数/行），由用户定义。

CL—硬件设置的字符数/行，本模块已设为 40。

2．I/O 接口及框图　表 6-3 为 I/O 接口表。

表 6-3　I/O 接口表

管脚号	符　号	功　　能
1	NC	空
2	NC	空
3	FG	框架地（连接金属铁框）
4	V_{SS}	地（GND）
5	V_{dd}	电源正电压（+5V）
6	V_{ee}	电源负电压（可调）
7	$\overline{WR}$	写数据（低电平有效）
8	$\overline{RD}$	读数据（低电平有效）
9	$\overline{CE}$	片选信号（低电平有效）
10	$C/\overline{D}$	$\overline{WR}$= "L"；$C/\overline{D}$= "H"，写命令；$C/\overline{D}$= "L"；写数据 $\overline{WR}$= "H"；$C/\overline{D}$= "H"：读命令，$C/\overline{D}$= "L"：读数据
11	$\overline{RESET}$	控制复位（模块复位、低电平有效）
12～19	$\overline{D0}$～$\overline{D7}$	数据线（D0=LSB　D7=MSB）
20	FS	字型选择，连接到 V_{dd}：6×8 点阵 连接到 V_{SS}：8×8 点阵

模件框图如图 6-1 所示。

3. 控制指令　本模块的控制指令可带一个或两个参数，或无参数。每次指令的执行都是先送参数（如果有的话），再送入指令代码。如果所送参数多于规定个数，最后送入的有效。每次操作之前必须先进行状态字检测。



图 6-1　模件框图

其状态字如下所示：

STA7	STA6	STA5	STA4	STA3	STA2	STA1	STA0
STA0：	指令读写状态		1：准备好	0：忙			
STA1：	数据读写状态		1：准备好	0：忙			
STA2：	数据自动读状态		1：准备好	0：忙			
STA3：	数据自动写状态		1：准备好	0：忙			
STA4：	未用						
STA5：	控制器运行可能性		1：可能	0：不能			
STA6：	屏读/拷贝出错状态		1：出错	0：正确			
STA7：	闪烁状态检测		1：正常显示	0：关显示			

由于状态位作用不一样，因此执行不同指令必须检测不同状态位。在 MPU 一次读、写指令和数据时，STA0 和 STA1 必须同时有效。当 MPU 读、写数组时，STA2 或 STA3 有效，而 STA0 或 STA1 无效。屏读，屏拷贝指令使用 STA6。STA5 和 STA7 反映模块内部运行状态，很少使用。

（1）寄存器设置　寄存器设置格式如下：

			D1	D2			
0	0	1	0	0	N2	N1	N0

D1、D2 为第一和第二个参数，后一个字节为指令代码，根据 N0、N1、N2 的取值，该指令有三种含义（N0、N1、N2 不能有两个同时为 1）见表 6-4。

标准分享网 www.bzfxw.com 免费下载

表 6-4　三种含义

D1	D2	指令代码	功　能
水平位置 （有效位七位）	垂直位置 （有效位 5 位）	21H（N0＝1）	光标指针设置
地址（有效位 5 位）	00H	22H（N1＝1）	偏置寄存器设置
低字节	高字节	24H（N2＝1）	地址指针位置

1）光标指针设置　D1 表示光标在实际液晶屏上离左上角的横向距离（字符数），D2 表示纵向距离（字符行）。光标位置的设置与修改必须经过光标指针的重新设置来实现，它与地址指针无关，没有自动修改功能。

2）CGRAM 偏差寄存器设置　设置 CGRAM 在显示缓冲区 16 位地址的高位 5 偏置地址为：

偏置地址：C4 C3 C2 C1 C0

字符代码：　　D7 D6 D5 D4 D3 D2 D1 D0

行地址指针：＋）　　R2 R1 R0

实际地址：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

R2～R0：代表自编 8×8 点阵字符的其中一行。

当在模式设置中设置了内部字符发生器模式时，分配给外部字符发生器的字符代码为 80H～FFH；当在模式设置中设置了外部字符发生器模式时，分配给外部字符发生器的字符代码为 00H～FFH。例如：当要将显示缓冲区中 1800H～1FFFH（2KB）单元分配给 CGRAM 时，可设置偏置寄存器值＝＃03H，这样，字符代码为 80H 的字符在显示缓冲区中的地址为 1C00H～1C07H。

3）地址指针设置：设置将要访问的显示缓冲区（RAM）的单元地址，D1、D2 为该单元地址的低位和高位地址。

（2）控制字设置，指令代码格式为：

			D1	D2				
指令代码为：	0	1	0	0	0	0	N1	N0

根据 N1、N0 的不同取值，该指令有四种指令功能形式，见表 6-5。

表 6-5　四种指令功能

N1	N0	D1	D2	指令代码	功　能
0	0	低字节	高字节	40H	文本区首址
0	1	字符数/行	00H	41H	文本区宽度（字符数/行）
1	0	低字节	高字节	42H	图形区首址
1	1	字符数/行	00H	43H	图形区宽度（字符数/行）

文本区和图形区首地址对应显示屏上左上角字符位或字节位，修改该地址可以产生“卷动”效果。D1，D2 分别为该地址的低位和高位字节。文本区宽度（字符数/行）设置和图形区宽度（字符数/行）设置用于调整使用的有效显示窗口宽度（列数），表示每行可有效显示的字符数或字节数。

设硬件设置的显示窗口宽度为 CL，该指令设置的显示窗口宽度为 TA，则文本显示区与显示屏上的对应关系如图 6-2 所示。



图 6-2　文本显示区与显示屏上对应关系

图形显示区与显示屏上的对应关系与文本显示区与显示屏上的对应关系相类似，只是 1 字符位对应 8 个图形数据。

如果图形区宽度（字符数/行）设置正好等于模块 LCD 的字符数/行，则每行的起始地址等于前一行末端地址加 1。

（3）模式设置，指令格式为：无参数

1	0	0	0	N3	N2	N1	N0

N3 字符发生器选择位，N3＝1 为启用 CGRAM，字符代码为 00H～FFH；N3＝0 为启用内部 CGROM，由于 CGROM 字符代码为 00～7FH，因此当选用 80～FFH 字符代码时，将自动选择 CGRAM。

N2～N0 合成显示方式控制位，其组合功能见表 6-6。

表 6-6　组合功能

N2	N1	N0	合成方式
0	0	0	逻辑“或”合成
0	0	1	逻辑“异或”合成
0	1	1	逻辑“与”合成
1	0	0	文本特性

只有文本方式和图形方式均打开时，上述合成显示方式与下述文本特征方式的设置才有效。设置了文本特征方式后，图形区将转化为文本特征区，存储字符的文本特征码。该区大小与文本区相同，文本显示区内字符代码的文本特征码存到图形区的同一地址。每个字节作为对应的每个字符显示的特征，包括字符显示与不显示，字符闪烁及字符的“负向”显示。文本特征区内，字符的文本特征码由一个字节的低四位组成，即：

D7	D6	D5	D4	D3	D2	D1	D0
*	*	*	*	d3	d2	d1	d0

d3 闪烁控制位，d3＝1 为闪烁；d3＝0 为不闪烁。

d2～d0 的组合形成如下功能，见表 6-7。

标准分享网 www.bzfxw.com 免费下载

表 6-7　d2～d0 的组合功能

d2	d1	d0	显 示 效 果
0	0	0	正向显示
1	0	1	负向显示
0	1	1	禁止显示，空白

启用文本特征方式时，可在显示缓冲区单独开避一个区域作为文本特征区，届时将图形显示区的首址更改到这个文本特征区首地址即可，以保持原图形区的数据。显示缓冲区划分可如图 6-3 所示。

图形显示区
文本特征区
文本显示区
CGRAM(2KB)

图 6-3　显示缓冲区划分

（4）显示模式设置，指令格式如下：无参数

1	0	0	1	N3	N2	N1	N0

N0：1/0，光标闪烁启用/禁止；

N1：1/0，光标显示启用/禁止；

N2：1/0，文本显示启用/禁止；

N3：1/0，图形显示启用/禁止。

（5）光标形状选择，指令格式如下：无参数

1	0	1	0	0	N2	N1	N0

光标形状为 8 点（列）×N（行），N 的值为 1～8（00H～07H）

（6）数据自动读/写方式设置：无参数

1	0	1	1	0	0	N1	N0

该指令执行后，MPU 可以连续地读/写显示缓冲区 RAM 的数据，而不需要每次送入读/写指令，每读/写一次，地址指针自动增 1。自动读/写结束后，必须写入自动结束命令以使模块自动退出自动读/写状态，开始接受其它指令。N1，N0 的组合功能，如表 6-8 所示。

表 6-8　N1、N0 的组合功能

N1	N0	指令代码	功　能
0	0	B0H	自动写设置
0	1	B1H	自动读设置
1	*	B2H/B3H	自动读/写结束

（7）数据一次读/写方式，指令格式如下：D1

1	1	0	0	0	N2	N1	N0

功能见表 6-9。

表 6-9　功 能 表

D1	N2	N1	N0	指令代码	功　能
数据	0	0	0	C0H	数据写，地址加 1
数据	0	0	1	C1H	数据读，地址加 1
数据	0	1	0	C2H	数据写，地址减 1
数据	0	1	1	C3H	数据读，地址减 1
数据	1	0	0	C4H	数据写，地址不变
数据	1	0	1	C5H	数据读，地址不变

（8）屏读，指令格式为：无参数

1	1	1	0	0	0	0	0

该指令将当前由地址指针指向的显示屏上某一位置上的显示状态 8×1 点阵作为一个字节的数据送到模块的数据栈内，等待 MPU 的读取，该数据是文本数据与图形数据在该位置上的逻辑合成值。地址指针应在图形区内设置。

（9）屏拷贝，指令格式为：无参数

1	1	1	0	1	0	0	0

该指令将当前地址指针（图形区内）指向的位置开始的一行显示状态拷贝到相对应的图形显示区的一组单元内，该指令不能用于文本特征方式下。

（10）位操作，无参数

1	1	1	1	N3	N2	N1	N0

该指令可将显示缓冲区某一位置“0”或置“1”，该单元地址由当前地址指针提供；N3＝1 置 1，N3＝0 清零。N2～N0：操作位，对应该单元的 D0～D7 位。

二、模块与单片机的接口方法

单片机利用数据总线与控制信号直接采取存储器访问形式或 I/O 设备访问形式控制模块。接口电路如图 6-4 所示。

8031 数据口 P0 接口直接与液晶显示模块的数据口连接，8031 的$\overline{RD}$、$\overline{WR}$作为液晶显示模块的读、写控制信号，$\overline{CE}$信号可由地址线译码产生。例如，取 74LS138 译码器 Y0 输出（单独测试时可将$\overline{CE}$端直接接地）。C/$\overline{D}$信号可由 8031 地址线 A0 提供，A0＝1 为指令口地址；A0＝0 为数据口地址。各驱动子程序如下：



图 6-4　8031 与 LCD 模件接口

1. 读标志字子程序

占用寄存器：R0，A；输出寄存器：A 存储标志字

```
BF：MOV　R0，#01H；指令口地址
    MOVX A，@R0；读标志字
    RET
```

由此程序派生出判断有关标志位的子程序：

（1）判断 STA0、STA1 状态位子程序，在写指令的读、写数据之前，这两个标志位必须同时为“1”：

```
BF1：LCALL　BF
     JNB ACC.0，BF1；判断 STA0
     JNB ACC.1，BF1；判断 STA1
     RET
```

（2）判断 STA2 标志位子程序，该位在数据自动读操作过程中取代 STA0 和 STA1 而有

标准分享网 www.bzfxw.com 免费下载

效。在连续读过程中每读一次之前都要确认 STA2＝1。

```
BF2：LCALL  BF
     JNB ACC.2，BF2；判断 STA2
     RET
```

同理，数据自动写标志位 STA3 的判断程序如下：

```
BF3：LCALL  BF
     JNB ACC.3，BF3；判断 STA3
     RET
```

（3）在屏读或屏拷贝指令执行后，紧接着要判断 STA6 标志位，若 STA6＝0，则表示指令条件正确，执行有效。如：

```
BF6：LCALL  BF
     JB ACC.6，ERR；判断 STA6
     RET
ERR：…                ；出错处理程序
```

2. 写指令和数据子程序　占有寄存器 R0，R2，R3，R4，A　输入寄存器：R2 为参数第一字节，R3 为参数第二字节，R4 为指令代码

```
WR：LCALL  BF1；双字节参数指令入口
     MOV A，R2；
     LCALL WR4
WR1：LCALL  BF1；单字节参数指令入口
     MOV A，R3
     LCALL WR4
WR2：LCALL  BF1；无参数指令入口
     MOV A，R4
     SJMP WR5
WR4：MOV R0，#00H；写数据入口，数据口地址
WR5：MOVX @R0，A
     RET
```

此程序是通用程序，当写入单参数指令或数据时，应把参数或数据送入 R3 内，其子程序入口为 WR1 和 WR4。无参数指令写入子程序入口为 WR2。

3. 读数据子程序　占用寄存器：R0，A；输出寄存器 A 存储数据

```
RD：LCALL  BF1
     MOV R0，#00H
     MOVX A，@R0
     RET
```

三、应用程序举例

设前提为：FS＝0，即 8×8 点阵。

1. 清显示 RAM 的子程序

```
CLR：MOV R2，#00H；RAM 地址＝0000H
```

```
        MOV R3，#00H;
        MOV R4，#24H; 设置地址指令
        LCALL WR; 调写子程序
        MOV R4，#0B0H; 自动写指令
        LCALL WR2
        MOV R2，#1FH; 循环量 8KB
CLR1: MOV R3，#0FFH;
CLR2: LCALL BF3      ; 判断 STA3
        CLR  A
        LCALL WR4; 写 00H
        DJNZ R3，CLR2
        DJNZ R2，CLR1
        MOV R4，#0B3H; 自动写结束指令
        LCALL WR2
        RET
```

2. 初始化子程序

```
INI: LCALL CLR
        MOV R2，#00H; 设置文本区
        MOV R3，#00H
        MOV R4，#40H
        LCALL WR
        MOV R2，#1EH
        MOV R3，#00H
        MOV R4，#41H
        LCALL WR
        MOV R2，#00H; 设置图形区
        MOV R3，#08H
        MOV R4，#42H
        LCALL WR
        MOV R2，#1EH;
        MOV R3，#00H;
        MOV R4，#43H
        LCALL WR
        MOV R4，#80H; 设置显示方式
        LCALL WR2
        MOV R4，#94H; 设置显示开关，开文本显示
        LCALL WR2
        RET          ; 初始化完毕
```

下面是初调程序，在屏左上角显示“!”

标准分享网 www.bzfxw.com 免费下载

```
LCALL INI
MOV R2，#00H
MOV R3，#00H
MOV R4，#24H
LCALL WR
MOV R3，#01H
MOV R4，#0C0H
LCALL WR1
RET
```

3. 建立 CGRAM

设置偏置寄存器内容。建立字符的字模数据及字符代码　以汉字“北”为例，字符代码的选择范围在80H～FFH之间，则“北”字的结构模数以及字符代码定义见表 6-10。

表 6-10　“北”字结构模数及字符代码表

“北”字结构	字　模　数　据	字　符　代　码
左上部	04H，04H，04H，04H，04H，7CH，04H，04H，	80H
左下部	04H，04H，04H，04H，1CH，E4H，44H，00H	81H
右上部	80H，80H，88H，98H，A0H，C0H，80H，80H	82H
右下部	80H，80H，80H，8CH，82H，82H，7EH，00H	83H

写入 CGRAM

```
WRCG：MOV R2，#03H
      MOV R3，#00H
      MOV R4，#22H；偏置寄存器设置指令
      LCALL WR
      MOV DPTR，#TAB1；数组首地址
      MOV R2，#00H
      MOV R3，#1CH；CGRAM 地址
      MOV R4，#24H；地址指针设置
      LCALL WR
      MOV R4，#0B0H；自动写指令
      LCALL WR2
      MOV R2，#20H；数组量
WRCG1：LCALL　BF3；判断 STA3
       CLR　A
       MOVC A，@A+DPTR；取数据
       LCALL WR4；写入 CGRAM
       INC DPTR
       DJNZ R2，WRCG1
       MOV R4，#0B2H；自动写结束指令
       LCALL WR2
```

```
        RET
TAB1: DB  04H, 04H, 04H, 04H, 04H, 7CH, 04H, 04H
      DB  04H, 04H, 04H, 04H, 1CH, 0E4H, 44H, 00H
      DB  80H, 80H, 88H, 98H, 0A0H, 0C0H, 80H, 80H
      DB  80H, 80H, 80H, 80H, 82H, 82H, 7EH, 00H
```

4. 汉字显示　汉字字模排列顺序为左上角（从上到下 8 个字节）→左下角（从上到下 8 个字节）→右上角（从上到下 8 个字节）→右下角（从上到下 8 个字节）。

（1）文本方式下汉字显示　此方式下最多只可建立 64 个 16×16 点阵汉字（四个字符组成一个汉字）。地址指针已设置在要写入汉字的左上角位置。

占用寄存器：R2，R3，R4，A；输入寄存器：R3（存储汉字代码）

```
WRHZT: MOV R4, #0C0H; 写数据，地址加 1 指令;
       LCALL WR1; R3 在主程序中设定，如 R3=80H
       INC R3
       INC R3
       LCALL WR1; R3=82H
       DEC R3; R3=81H
       MOV R2, #1CH
       MOV R4, #0C1H; 读数据，地址加 1 指令
WRHZT1: LCALL WR2
        DJNZ R2, WRHZT1; 地址指针移动汉字左下角
        MOV R4, #0C0H
        LCALL WR1
        INC R3
        INC R3; R3=83H
        LCALL WR1
        RET
```

（2）图形方式下汉字显示　这种方法是在 MPU 系统的 ROM 区开辟一个汉字库，汉字字模以图形方式逐字节地写入。

占用寄存器：A，R2，R3，R4

DPTR 为一个汉字字模数组的首地址，在主程序中赋值。

```
WRHZG: MOV R2, #10H; 循环量
       MOV A, #00H
WRHZG1: PUSH ACC; 代码入栈
        MOVC A, @A+DPTR; 取字模
        MOV R3, A
        MOV R4, #0C0H
        LCALL WR1
        POP ACC; 取代码
        PUSH ACC; 代码入栈
```

标准分享网 www.bzfxw.com 免费下载

```
        ADD A，#10H；指向水平方向第二字节字模
        MOVC A，@A+DPTR；取字模
        MOV R3，A
        LCALL WR1
        MOV A，R2
        MOV R3，A；R3=R2
        MOV R2，#1CH；循环量
        MOV R4，#0C1H；
WRHZG2：LCALL WR2；地址指针修改
        DJNZ R2，WRHZG2
        MOV A，R3
        MOV R2，A；恢复 R2
        POP ACC；取代码
        INC A；代码+1
        DJNZ R2，WRHZG1
        RET
```

5. 文本特征方式应用　在屏左上角显示“WELCOME!”，“WELCOME”负向闪烁显示，“!”正向显示，子程序为 TCR，其中 TAB2 为字符代码，TAB3 为相应的文本特征码。

```
TCR：MOV R4，#9CH；启用文本和图形方式
     LCALL WR2
     MOV R4，#84H；设置文本特征方式
     LCALL WR2
     MOV R2，#00H
     MOV R3，#00H
     MOV R4，#24H；地址指针设置
     LCALL WR
     MOV R2，#00H；写入字符数
TCR1：MOV DPTR，#TAB2；字符表
      MOV A，R2
      MOVC A，@A+DPTR
      MOV R3，A
      MOV R4，#0C0H
      LCALL WR1
      INC R2
      CJNE R2，#08H，TCR1
      MOV R2，#00H
      MOV R3，#08H
      MOV R4，#24H；地址指针设置
      LCALL WR
```

```
        MOV R2，#00H；写入字符数
TCR2：MOV DPTR，#TAB3；字符表
        MOV A，R2
        MOVC A，@A+DPTR
        MOV R3，A
        MOV R4，#0C0H
        LCALL WR1
        INC R2
        CJNE R2，#08H，TCR2
        RET
TAB2：DB  37H，25H，2CH，23H，2FH，2DH，25H，01H
TAB3：DB  0DH，0DH，0DH，0DH，0DH，0DH，0DH，08H
```

四、使用注意事项

1. 处理保护膜　在装好的模块成品表面贴有一层保护膜，以防止在装配时沾污显示表面，在整机装配结束前不得揭去，以免弄脏或损坏显示面。

2. 加装衬垫　在模块与前面板之间最好加装一块约0.1mm左右的衬垫。面板还应保持平整，以免在装配后产生扭曲，并可提高其抗振性能。

3. 严防静电　模块中的控制、驱动电路是低压、微功耗的CMOS电路，极易被静电击穿，静电击穿是一种不可修复的损坏，而人体有时会产生高达几十伏或上百伏的高压静电，所以，在操作、装配以及使用中都应极其小心，严防静电。为此：

(1) 不用手随意去摸外引线，电路板上的电路及金属框。

(2) 如必须直接接触时，应使人体与模块保持同一电位，或将人体良好接地。

(3) 焊接使用的烙铁和操作用的电动工具必须良好接地，没有漏电。

(4) 不得使用真空吸尘器进行清理处理，因它会产生很强的静电。

(5) 空气干燥，也会产生静电，因此，工作间湿度应在RH60%以上。

(6) 取出或放回包装袋或移动位置时，也需小心，防止产生静电。不要随意更换包装或舍弃原包装。

4. 装配操作时的注意事项

(1) 模块是精心设计组装而成的，请勿随意自行加工、修整。

(2) 金属框爪不得随意扭动、拆卸。

(3) 不要随意修改加工PCB板外形、装配孔、线路及其部件。

(4) 不得修改导电胶条。

(5) 不得修改任何内部支架。

(6) 不要碰、摔、折曲、扭动模块。

5. 焊接　在焊接模块外引线、接口电路时，应按如下规程进行操作。

(1) 烙铁头温度小于280℃。

(2) 焊接时间小于4s。

(3) 焊接材料：共品型、低熔点。

(4) 不要使用酸性助焊剂。

标准分享网 www.bzfxw.com 免费下载

(5) 重复焊接不要超过3次，且每次重复间隔5min。

6. 模块的使用与保养

(1) 模块的外引线决不允许接错，尤其是正、负电源线不能有错，否则可能造成过电流、过电压烧毁电路上的芯片等对液晶模块元器件有损的现象。

(2) 模块在使用时，接入电源及断开电源，必须在电源稳定接入以后，才能输入信号电平。如在电源稳定前或断开后输入信号电平，有可能损坏模块中的IC及电路。

(3) 模块使用时，接入逻辑电源和驱动电源的顺序应是先逻辑电源，后驱动电源；断电时，应先驱动电源，后逻辑电源。这样做有助于保持屏的良好显示效果和避免在上电、断电时的电压冲击损坏。推荐使用带控制的DC-DC电源作为模块的驱动电源。

(4) 点阵液晶模块显示时的对比度、视角与温度、驱动电压关系很大，所以，若V_{EE}调整过高，不仅会影响显示，还会缩短模块的使用寿命。

第二节 PSD专用芯片

PSD×××是美国WSI（Wafer Scale Integration）公司生产的一种可编程外围芯片。特别适用于各类单片机系统，也适用于现在流行的大多数8位和16位微处理器。它集成了EPROM、SRAM、通用I/O接口和多种可编程逻辑器件：译码PLD、外设PLD，还集成了电源管理、中断控制、定时器等功能部件。采用PSD组成的系统会大大简化硬件电路，使系统的设计、修改和扩展都变得十分灵活方便。

PSD3××是PSD家族中价格最低廉的一员。它把32KB～128KB EPROM、2KB RAM、3个配置灵活的I/O接口（共19根线）和2个可编程逻辑阵列全部集成在一个单片上，能与大多数8位和16位单片机直接接口，构成一个完善的2片嵌入式系统。这种系统集成度高、可靠性好、体积小、功耗低，还具有可随机（通过软件编程）改变系统结构配置的独特优点；当系统要求稍有变化时，依靠这种灵活的可配置性，可以避免重新设计硬件，加速产品推向市场的过程。PSD器件还具有加密功能，防止非法复制代码。

除了PSD3××之外，还有PSD4××、PSD5××和PSD6××等系列的可编程外围芯片，它们具有更强的外围功能。例如：PSD4××系列较之PSD3××有更多的I/O端口（共40个）。有2个零功耗PLD（ZPLD），它由译码PLD和通用PLD组成，可完成内部I/O端口、EPROM、SRAM的地址译码；提供59个输入、126个乘积项输出，并有24个的宏单元（包括记忆宏单元和组合宏单元）。PSD5××系列比PSD又增加一种PSD，即外设PSD芯片还集成进4个16位定时器（可实现脉冲发生器、PWM、计时、事件计数及监视定时器的功能），8个优先权可编码的中断控制器，电源管理单元可自动使系统进入备用和睡眠模式。

本节主要介绍PSD3××的工作原理及它在单片机中的应用

一、PSD3××可编程外围芯片的结构原理

(一) PSD3××的主要特点

PSD这一名词源于这一类芯片的原始英文名称。Programmable System Device，现在WSI公司把它称为“现场可编程微控制器外围器件”（Field-Programmable Microcontroller Peripheral）。它的主要特点如下：

1. 是微控制器应用系统中理想的单片式可编程外围器件。虽然也可以作为 ROM 型或 EPROM 的单片机的外围芯片，但更适合于无 ROM 型的单片机构成一个 2 片的基本系统。

2. 19 根独立的用户可配置的 I/O 脚，可作为单片机的扩展 I/O 接口，内部可编程地址译码器（PAD）的输入和输出，或锁存后的地址输出等。

3. 有 2 个可编程门阵列 PADA 和 PADB。其中一部分是与门阵列，一部分是与—或阵列。PADA 和 PADB 最多有 16 个输入项和 24 个输出项，共 40 个乘积项。可作为地址译码，也可实现一般的组合逻辑功能，但不能实现时序逻辑。

4. 内部包括 256Kbit～1Mbit 的 EPROM。可配成 32K×8 位～128K×8 位或 16K×16 位～64k×16 位，以适应 8 位和 16 位单片机的不同要求。全部 EPROM 划分成 8 个相等的可映射的存储块，便于用户配置。EPROM 的读取时间为 120ns。

5. 内置 16K 位静态 RAM。可配置成 2K×8 位或 1K×16 位。SRAM 的存取时间为 120ns（包括输入锁存和 PAD 地址译码时间在内）。

6. PSD 芯片内部有若干 EPROM 型的结构配置位，用户可通过开发工具对它们编程，选择所期望的内部配置，以适应各种单片机的接口要求，例如：

（1）大多数 8 位和 16 位单片机采用分时复用的地址/数据总线，PSD 芯片也可配置成分时复用总线模式。这时，PSD 内部的地址锁存器将把来自单片机的地址和数据信号分离开。

Motorola 的部分单片机（例如 6809，68032）采用分离的地址总线和数据总线，Intel 的 80C196NP 也可以采用分离总线，对于这些单片机 PSD 可以配置成分离（非分时复用）总线模式。

（2）PSD30×可以把数据总线宽度配置成 8 位或 16 位，以便与 8 位或 16 位单片机接口。

（3）MCS-51 采用程序存储器和数据存储器 2 个分开的地址空间，而其它大部分单片机采用统一的地址空间，与此相适应，PSD 可配置成组合的（统一的）或分开的地址空间模式。对于后者，将接收来自单片机的$\overline{PSEN}$和$\overline{WR}$信号，以便分别读程序存储器和数据存储器。对于前者，将不理会来自单片机的$\overline{PSEN}$信号。

（4）有的单片机（例如 MCS-51，MCS-96）采用分开的读写信号$\overline{RD}$和$\overline{WR}$，而有的单片机（例如 Motorola）采用 R/$\overline{W}$ 和 E（选通信号）来控制读写操作。PSD 的配置使它可以适应这 2 种读写控制方式。

（5）PSD 可以选择复位信号的极性，使芯片的复位端可直接与不同的单片机的复位端相连。

总之，PSD 灵活的配置方式使得它与不同单片机的控制信号脚相连时十分简单，毋须附加的逻辑。

7. PSD 提供了一种地址/数据跟踪模式，很容易与其它单片机或微处理器实现资源共享，例如共享 SRAM。

8. PSD 有内部加密功能。一旦加密位被设置后，就把内部的结构配置位和可编程门阵列都锁定了，能较为有效地防止非法复制程序代码。

（二）PSD3××的基本结构

PSD3××的原理框图如图 6-5 所示。它主要由以下几个部分组成：

标准分享网 www.bzfxw.com 免费下载



图 6-5　PSD3××的原理框图

1．16 位地址锁存器和双向缓冲器（图左部）　主要用于把来自单片机的分时地址和数据信息分离开。锁存器的输出 A0～A15 是分离后的地址信息。一般工作方式中，双向缓冲器用于双向传送数据。而在跟踪方式中，其中一个 8 位双向缓冲器用于直接传送未经分离的地址/数据信息 AD0～AD7，AD0～AD7 经 A 口（PA）与外部器件接口。

2．内部 256K 位～1M 位的 EPROM　EPROM 被等分为 8 块，每块都可以单独由可编程地址译码器 PADA 所产生的选通信号（ES0～ES7）选通。

3．内部 16K 位的 SRAM　SRAM 的选通信息 RS0 也来自 PADA。SRAM 不分块。

4．PADA 和 PADB 可编程地址译码器　主要用于产生各种片选信号（EPROM，SRAM 和扩展 I/O 装置），也可以产生一般的组合逻辑信号。

5．三个口 PA、PB 和 PC　PA 和 PB 是 8 位口，PC 只包含 3 位，共有 19 根端口线，PA 可作为一般 I/O 接口，也可用作低位地址线 AD0～AD7、低位数据线 D0～D7 或低位地址/数据线 AD0～AD7（跟踪方式）。PB 和 PC 可受可编程地址译码器 PAD B 的控制，因而除作一般 I/O 接口、高位地址线或高位数据线之外，还可以作扩展 I/O 装置的片选输出信号线

或一般的组合逻辑输出。

6. 可编程芯片配置位　这些用户可编程的、非易失的芯片配置位用来确定芯片输入信号的形式、输出信号的性质以及芯片工作方式。

7. 页面逻辑(仅对 PSD3×2/3×3)　页面逻辑可以把某些单片机的寻址空间由 64KB 扩展到 1MB。把 1MB 的空间划分为 16 个页面，每页都为 64KB。

（三）PSD3××引脚描述

$\overline{BHE}/\overline{PSEN}$（对 PSD30×）或$\overline{PSEN}$（对 PSD31×）$\overline{BHE}$是数据总线高位字节选通信号，只对 16 位单片机。$\overline{PSEN}$是程序存储器的读脉冲，只对 MCS-51 系列（或其它公司生产的、以 8051/80C51 为内核的派生芯片）8 位单片机有效，因为这一系列的芯片中程序存储器和数据存储器是分开的，它们有各自的读脉冲。在 PSD30×芯片，若配置位 CDATA=0，则选择数据总线为 8 位，这时低电平有效的$\overline{PSEN}$可用作 EPROM 的读脉冲，与 MCS-51 系列主机的同名引脚相连。用其它 8 位主机时，$\overline{PSEN}$应接至 V_{CC}。当配置位 CDATA=1 时，选择 16 位总线方式，该引脚是$\overline{BHE}$。

PSD31×只能工作在 16 位数据总线方式。因而，对 MCS-51 系列单片机，该引脚应与单片机的同名引脚相连，对于其它 8 位机，PSD31×的$\overline{PSEN}$脚必须接至 V_{CC}。

$\overline{WR}/V_{PP}$或 $R/\overline{W}/V_{PP}$：正常操作时，此引脚用作$\overline{WR}$或 $R/\overline{W}$（CRRWR=1 时）。前者适用于 Intel 型单片机，后者适用于 Motorola 型单片机。在 PSD3×2/3×3 中，选择 $R/\overline{W}$ 功能时，读写操作还受另一个配置位 CEDS 的控制，见表 6-11。

表 6-11　读　写　操　作

CEDS=0			CEDS=1		
$R/\overline{W}$	E	操作	$R/\overline{W}$	$\overline{DS}$	操作
×	0	无操作	×	1	无操作
0	1	写	0	0	写
1	1	读	1	0	读

编程方式下，此引脚接至 V_{PP}电压。

$\overline{RD}/E/\overline{DS}$（对 PSD3×2/3×3）或$\overline{RD}/E$（对 PSD3×1）此引脚的功能受配置位 CRRWR 和 CEDS 的影响。CRRWR=0 时，此引脚为低电平有效的$\overline{RD}$信号。CRRWR=1 时，此引脚为 $E/\overline{DS}$或 E。前者的功能取决于 CEDS，见表 6-11。

$A19/\overline{CSI}$：此引脚的功能取决于配置位 $CA19/\overline{CSI}$的设置值。$CA19/\overline{CSI}=0$ 时，掉电控制输入，作$\overline{CSI}$用，这时若引脚上呈高电平，器件将进入掉电状态，被禁止工作。引脚为低电平时，器件进行正常操作。$CA19/\overline{CSI}=1$ 时，引脚被配置为 A19，是可编程阵列译码器 PAD 的一个输入。A19 既可作高位地址输入，也可做 PAD 的一个普通的逻辑输入项，这取决于配置位 CADLOG3（PSD3×1 的 CATD）的值。CADLOG3（或 CATD）=1 时，A19 被定义为地址输入，CCADLOG3（或 CATD）=0 时，A19 被定义为一般的逻辑输入。若 A19 为地址用 ALE 信号加以锁存，CADDHLT=0 时，A19 对 PAD 是一个透明的逻辑输入；实际上，这一点是靠对 PAD 编程来实现的。此引脚作 A19 用时，不具有掉电功能。表 6-12 给出$\overline{CSI}$/A19 引脚功能与相关配置位的关系。

标准分享网 www.bzfxw.com 免费下载

表 6-12 $\overline{CSI}$/A19 引脚功能与相关配置位关系

配置位			CSI/A19 引脚功能
CA19/$\overline{CSI}$	CADLOG3（CATD）	CADDHLT	
0	×	×	掉电控制输入
1	0	×	一般逻辑输入
1	1	0	透明地址输入
1	1	1	受控于 ALE 的锁存地址输入

ALE 或 AS：在多路复用方式中，该引脚作地址锁存允许 ALE 或地址选通 AS 输入信号，其有效电平取决于配置位 CALE 的值。CALE＝0 时，高电平有效；CALE＝1 时，低电平有效。ALE 或 AS 的后沿用来锁存 AD15/A15～AD0/A0（16 位宽度）、A16～A19 和 $\overline{BHE}$。在非多路复用（即分离的）总线方式中，地址毋须锁存，该引脚可作 PSD 的通用逻辑输入端。

PA7～PA0：是一个多用途的 8 位口。在非多路复用（分离）的地址和数据总线方式（配置位 CADDRAT＝0）中，该口作 8 位数据总线 D7～D0。在多路复用地址/数据总线方式（CADDRAT＝1）中，该口可被配置成 3 种工作方式：跟踪方式；作 I/O 接口；低位锁存地址线。PA7～PA0 引脚功能与相关配置位的关系见表 6-13。应该指出，CPAF1 和 CPACOD 都是 8 位的配置单元。CPAF1 可把 PA7～PA0 中每个引脚分别设置为锁存地址输出或 I/O，即两者可以混编。类似地 CPACOD 可把 PA7～PA0 中每个引脚分别设置为 CMOS 驱动或开漏（OD）输出。器件复位后 PA7～PA0 的缺省配置是作 CMOS 驱动的I/O接口。

表 6-13 PA7～PA0 引脚功能与相关配置位的关系

配置位				PA7～PA0 引脚功能
CADDRAT	CPAF2	CPAF1	CPACOD	
0	×	×	0	非多路复用 8 位数据总线 D7～D0，CMOS 驱动
0	×	×	1	非多路复用 8 位数据总线 D7～D0，OD 驱动
1	0	0	0	多路复用方式中锁存地址输出，CMOS 驱动
1	0	0	1	多路复用方式中锁存地址输出，OD 驱动
1	0	1	0	I/O 接口，CMOS 驱动
1	0	1	1	I/O 接口，OD 驱动
1	1	×	×	跟踪方式下 AD7/A7～AD0/A0，三态

PB7～PB0：多用途 8 位口。在分离总线方式且数据总线宽度为 16 位（对 PSD30×）时，PB 作高位数据总线 D15～D8 用。其它情况下，PB 口的每一位可分别被配置作 I/O 接口或片选输出（由配置位 CPBF 选择），每个口线可以配置为 CMOS 驱动或开漏 OD 驱动（由 CPBCOD 选择）。PB7～PB0 引脚功能与配置位的关系见表 6-14。

表 6-14 PB7～PB0 引脚功能与相关配置位的关系

配置位				PB7～PB0 引脚功能
CADDRAT	CDATA	CPBF	CPBCOD	
0	×	×	0	分离数据总线高 8 位 D15～D8，CMOS
0	×	×	1	分离数据总线高 8 位 D15～D8，OD
0	0	0	0	片选输出，CMOS
0	0	0	1	片选输出，OD
1	×	0	0	片选输出，CMOS
1	×	1	1	片选输出，OD
1	×	1	0	I/O，CMOS
1	×	1	1	I/O，OD

PC7～PC0：3 位可编程口。其中每一位可以设置 PAD 的输入或输出。作为 PAD 输入时，通常把它们标识为 A18～A16，但并不意味着只能作地址输入，实际上还可作通用的逻辑输入。PC0～PC2 的功能与配置位的关系见表 6-15。

表 6-15　PC2～PC0 引脚功能与相关配置位的关系

配置位			PC2～PC0 引脚功能
CPCF	CADLOG	CADDHLT	
0	0	×	通用逻辑输入
0	1	0	透明地址输入
0	1	1	受控于 ALE 的锁存地址输入
1	×	×	逻辑输出

AD7/A7～AD0/A0：在多路复用方式中，这些引脚是复用的低位地址/数据字节 AD7～AD0，在 ALE 把地址锁存后，根据$\overline{RD}$/E（或 PSD302/303 中的$\overline{RD}$/E/$\overline{DS}$），$\overline{WR}$或 R/$\overline{W}$ 以及$\overline{BHE}$/$\overline{PSEN}$脚上的状态，AD7～AD0 输入或输出数据。在分离总线方式中，这些引脚用于低位地址输入（A7～A0）。

AD15/A15～AD8/A8：在 16 位多路复用方式中，这些引脚是复用的高位地址/数据字节 AD15～AD8，在 ALE 把地址锁存后，根据$\overline{RD}$/E 或$\overline{RD}$/E/$\overline{DS}$、$\overline{WR}$或 R/$\overline{W}$ 以及$\overline{BHE}$/$\overline{PSEN}$引脚上的状态，AD15～AD8 输入或输出数据。在其它总线方式中，这些引脚都用于高位地址输入（A15～A8）。

GND：地。

V_{CC}：电源输入。

应注意，PSD3××的所有未被使用的输入端都不允许悬空，应把它们接至有效高电平或低电平。

（四）PSD3××的总线操作方式

PSD3××有 4 种总线操作方式，使它能与各种 8 位和 16 位的微控制器（单片机）、微处理器接口。这些操作方式是：

1. 多路复用的 8 位地址/数据总线　数据是 8 位的，地址是 16～20 位。数据与低 8 位地址分时复用同一 8 位总线。

2. 多路复用的 16 位地址/数据总线　数据是 16 位的，地址是 16～20 位，16 位数据和地址分时复用。

3. 分离（非多路复用）的地址和数据总线，数据是 8 位的。

分离的总线允许同时传送地址和数据，有利于提高速度。

4. 分离的地址和数据总线，数据是 16 位的。

上述 4 种操作方式所对应的端口配置如图 6-6 所示。

（五）可编程阵列译码器（PAD）

PSD3××中的可编程阵列译码器（或称可编程地址译码器）PAD 是一种比较简单的可编程阵列，只具有组合逻辑输出功能，不具有时序逻辑功能，如图 6-7 所示。整个 PAD 可分为两部分：PADA 和 PADB 用来产生内部 EPROM 块、SRAM 和 I/O 的片选信号，还可产生跟踪方式所要求的一些信号。PADB 产生的片选信号由 PB 和 PC 口输出，用于选择外部器件。PADB 还能作通用的可编程阵列，输出一般的组合逻辑信号。PADA 和 PADB 的输入

标准分享网 www.bzfxw.com 免费下载



图 6-6　PSD3××的端口配置

a）对于多路复用 16 位地址/数据总线的端口配置　b）对于多路复用 8 位地址/数据总线的端口配置
c）对于非多路复用 16 位地址/数据总线的路口配置　d）对于非多路复用地址/数据（8 位）总线的端口配置



图 6-7　可编程阵列译码器

是共同的。下面是 PAD 的输入和输出信号的功能。

A19/$\overline{CSI}$：已在（三）中描述过。

A16～A18：来自 PC 口的通用输入。A18、A17 和 A16 在内部分别与$\overline{CS10}$、$\overline{CS9}$和$\overline{CS}$切换使用。它们都连到 PC 口上，而 PC 口可以配置成输入或输出。

A11～A15：地址输入。由于 PAD 输入的最低地址为 A11，因而决定了地址译码的分辨率为 2K 字节或 4K 字节，即由 PADA 或 PADB 译出的片选信号所对应的地址空间最小为 2K 字节或 4K 字节。为了提高寻址分辨率，应采取其它措施（例如把低位地址线连至 A16～A19 脚）。

P0～P3：页面号输入。只有在 PSD302/312/303/313 中有这些输入。

RD或 E：读脉冲或读/写选择信号。

ALE：ALE 信号输入。

$\overline{RESET}$：此信号输入有效时，将禁止 PAD 的所有输出。$\overline{RESET}$输入不能用 PAD 的乘积项中。

PADA 输出

ES0～ES7：8 个 EPROM 块的内部片选信号，每个 EPROM 块的边界（基地址）是 PAD 地址输入的一个乘积项的函数，可以位于寻址空间的任何位置，但必需能被每一存储块的大小（字节数）除尽。

RS0：SRAM 的内部片选信号。SRAM 的基础址是 PAD 地址输入的一个乘积项的函数，也可以位于寻址空间的任何位置，但必须能被 4K 整除。

CSIOPORT：I/O 接口的内部片选信号。它也对应一个基地址，是 PAD 输入的一个乘积项的函数，可位于寻址空间的任何边界上。与 I/O 口有关的一些寄存器的地址可根据此基地址加上偏移量而获得。请参阅表 6-16 和表 6-17。

CSADIN：当 PA 口在跟踪方式中被配置成低位地址/数据总线时，CSADIN 作为一个内部片选信号来控制 PA 口的输入方向。在 PAD 外，CSADIN 是靠内部读信号选通的。当 CSADIN 有效且进行读操作时，呈现在 PA 口上的数据将通过 AD0/A0～AD7/A7 流出，即数据将从接在 PA 口上的外部器件（如共享 SRAM）读入到接在 AD0/A0～AD7/A7 上的微控制器或微处理器内。从微控制器角度讲，这是一个读入过程。此片选信号也对应一个地址，它是 PAD 输入的一个乘积项的函数，可位于寻址空间的任何边界上。

CSADOUT1：在跟踪方式中，当 PA 口被配置成低位地址/数据总线时，这个内部片选信号用来控制 PA 口的输出方向。在 PAD 外，CSADOUT1 靠 ALE 信号选通。当 CSADOUT1 和 ALE 信号都有效时，呈现在 AD0/A0～AD7/A7 上的地址将从 PA 口流出。这一操作相当于微控制器向外部器件（如共享的 RAM）寻址的过程。CSADOUT1 作为 PAD 输入的一个乘积项的函数，可位于寻址空间的任何边界上。

CSADOUT2：在跟踪方式中，当 PA 口被配置成低位地址/数据总线时，这个内部片选信号也用来控制 PA 口的输出方向。但与 CSADOUT1 不同，CSADOUT2 所对应的乘积项中应包含有写控制信号。因而在跟踪方式中，当微控制器向外部器件（如共享 RAM）写数据时，将要用到这个片选信号。当 CSADOUT2 有效时，呈现在 AD0/A0～AD7/A7 上的数据将从 PA 口流出。此片选信号可位于寻址空间的任何边界上。

PADB 输出

标准分享网 www.bzfxw.com 免费下载

$\overline{CS0}$～$\overline{CS3}$：这些片选信号可从 PB 口送出，其中每个片选信号最多可以是 PAD 输入的 4 个乘积项之和（逻辑或）。

$\overline{CS4}$～$\overline{CS7}$：这些片选信号可以从 PB 口送出，其中每个片选信号最多可以是 PAD 输入的 2 个乘积项之和（逻辑或）。

$\overline{CS8}$～$\overline{CS10}$：这 3 个片选信号可以从 PC 口送出。它们分别与 A16～A18 切换使用。这些片选信号都是 PAD 输入的一个乘积项的函数。

（六）配置位

从前面的介绍中可知，PSD3××的各种操作方式、它与微控制器或微处理器的接口要求，它与外部器件的接口要求等，都是通过内部的配置位来实现的。这些内部配置位是非易失的。在编程阶段，可以通过开发软件（例如 WSI 公司的 MAPLE 软件）以十分简便的方法对它们进行设置，然后利用编程器进行编程。在正常操作时，这些配置位是不可访问的，下面对 PSD3××的所有配置位加以说明：

CDATA：数据总线宽度选择位（只对 PSD30×）

CDATA＝0，8 位

CDATA＝1，16 位

CADDRDAT：地址/数据总线类型选择位

CADDRDAT＝0，分离（非多路复用）总线

CADDRDAT＝1，多路复用总线

CA19/$\overline{CSI}$：A19 或$\overline{CSI}$选择位

CA19/$\overline{CSI}$＝0，允许掉电

CA19/$\overline{CSI}$＝1，选择 A19 为 PAD 的输入

CALE：ALE 有效电平选择位

CALE＝0，高电平有效

CALE＝1，低电平有效

$\overline{COMB}$/SEP：地址空间类型选择位

$\overline{COMB}$/SEP＝0，SRAM 和 EPROM 空间是统一的

$\overline{COMB}$/SEP＝1，SRAM 和 EPROM 空间是分开的

CPAF1：PA 口引脚功能选择位（多路复用方式）

CPAF1＝0，PA 引脚＝I/O

CPAF1＝1，PA 引脚＝A0～A7

CPAF2：PA 口功能选择位

CPAF2＝0，按 CPAF1 选择 PA 引脚功能

CPAF2＝1，PA 为跟踪方式下的多路复用地址/数据

CATD：A16～A19 功能选择位（仅对 PSD3×1）

CATD＝0，逻辑输入

CATD＝1，地址输入

CADDHLT：高位地址 A16～A19 锁存选择位

CSECURITY＝0，不保密

CSECURITY＝1，保密

CLOT：分离总线中地址输入选择位（仅对 PSD3×2）

CLOT＝0，透明方式

CLOT＝1，ALE 相关方式

CRRWR 和 CEDS：共同决定了读写周期的极性和控制方式（对 PSD3×2/3×3）

CEDS	CRRWR	
0	0	$\overline{RD}$和$\overline{WR}$为低电平有效脉冲
0	1	R/$\overline{W}$ 状态和 E（高有效）脉冲
1	1	R/$\overline{W}$ 状态和$\overline{DS}$（低有效）脉冲

CRRWR：读写周期的极性和控制选择位（对 PSD3×1）

CRRWR＝0，RD和$\overline{WR}$选通，低有效

CRRWR＝1，R/$\overline{W}$ 状态和 E（高有效）脉冲

CPBF：PB 口引脚功能选择位

CPBF＝0，PB 引脚为$\overline{CS0}$～$\overline{CS7}$

CPBF＝1，PB 引脚为 I/O

CPBCOD：PB 口驱动方式选择位

CPBCOD＝0，CMOS 上拉输出

CPBCOD＝1，OD（开漏）输出

CPCF：PC 口引脚功能选择位

CPCF＝0，A16～A18

CPCF＝1，$\overline{CS8}$～$\overline{CS10}$

CADLOG：A16～A19 功能选择位

CADLOG＝0，A16～A19 是逻辑输入

CADLOG＝1，A16～A19 是地址输入

CMISER：低功耗方式选择位

CMISER＝0，正常功耗（缺省状态）

CMISER＝1，低功耗

（七）端口功能

PSD3××有 3 个 I/O 接口 PA、PB 和 PC，它们可以按位进行配置。给使用上带来极大的方便，使 PSD3××能高度适配于各种专用的应用系统中。下面对各端口进行介绍。

1．PA 口　PA 口的一个引脚结构如图 6-8 所示。下面按不同的工作方式来介绍其工作原理。

（1）PA 口作 I/O　PA 口的缺省配置是 I/O 方式。在这种方式中，每个引脚的方向取决于写入到方向寄存器中对应位（图 6-8 中的 DIR FF）的值。DIR FF＝1，端口作输出；DIR FF＝0，端口作输入。当作为输出口时，引脚电平受控于写入到数据寄存器中对应位（图 6-8 中 DFF）的值，微控器或微处理器可以读取方向寄存器和数据寄存器的值。PA 引脚的电平可以由引脚寄存器读得。可以靠配置位 CPACOD 把每个引脚的输出驱动级配置成 CMOS 上拉的或开漏（OD）的，后者将要求外部上拉电阻。

（2）PA 口作低位锁存地址位（分时复用总线）　在这种方式中，送到 PA 口引脚上的地址由端口的地址锁存器（图 6-8 中的 LATCH）提供，LATCH 在 ALE 的后沿把地址锁住。

标准分享网 www.bzfxw.com 免费下载

PA0～PA7 可以分别配置为 A0～A7。这使得用户可以有选择地生成若干位低位地址，以便访问外接的外设或存储器。

(3) PA 口工作于跟踪方式（分时复用总线） 这时整个 PA 口都用来跟踪指定地址范围内的 AD0/A0～AD7/A7。这里所说的指定地址范围由 PAD 的 CSADIN、CSADOUT1 和 CSADOUT2 定义。跟踪方式常用于共享外部资源。跟踪方式中的 PA 口的结构如图 6-9 所示。这时的 PA 口实际上是一个双向缓冲器，其方向受控于以下一些输入信号 ALE，$\overline{RD}$/E 或 $\overline{RD}$/E/$\overline{DS}$，$\overline{WR}$/V_{PP} 或 R/$\overline{W}$，以及内部 PAD 的输出——CSADOUT1、CSADOUT2 和 CSADIN。



图 6-8 PA 口引脚结构图



图 6-9 跟踪方式中的 PA 口结构

当 CSADOUT1 和 ALE 为“真”时，图 6-9 右端的双向缓冲器的方向是从左到右，这时出现在输入端 AD0/A0～AD7/A7 引脚上的数据，经缓冲器送出 PA 口。上述两步操作实际上是采用多路复用总线时，微控制器（与 PSD3××的 AD0/A0～AD7/A7 同名端相连）向外部共享资源（与 PSD3××的 PA 口相连）执行写操作的过程。

当微控制器执行读操作且 CSADIN 有效时，双向缓冲器的方向是从右到左，这时呈现在 PA 口上的数据将从 AD0/A0～AD7/A7 引脚流出，即外部共享资源上的数据读到微控制器中。

在跟踪方式中，不访问外部资源时，PA 口呈高阻态。

(4) 分离总线方式中的 PA 口 在这种方式中，PA 口用于低 8 位 D0～D7 的进出。PA 与微控制器（或微处理器）的引脚 D0～D7 相连。

2. PB 口

(1) 分时复用总线和 8 位分离总线方式中的 PB 口 分时复用总线方式和 8 位分离总线

方式中，PB口可作I/O口或输出片选信号。

PB口的缺省配置（CPBF=1）是I/O。和PA口相似，在I/O方式中，输入或输出的方向受方向寄存器的相关位DIR FF的控制；DIR FF=1，为输出；DIR FF=0，为输入。微控制器写PB口引脚时，实际上是把数据写入到端口数据寄存器的相关位DFF；读PB口是直接读引脚上的电平。微控制器可以读取端口方向寄存器和数据寄存器的值。

同样，PB口的每个引脚都可以配置为CMOS驱动或OD（开漏）驱动。

配置位CPBF=0时，PB口对外提供片选信号$\overline{CS0}$～$\overline{CS7}$。

PB口的功能可以按位配置，即I/O和片选输出可以混合编排。

PB口引脚结构如图6-10所示。



图6-10　PB口引脚结构

（2）16位分离总线方式中的PB口　在这种方式下，PB口用来传送16位数据中的高位字节。

3. 访问I/O接口寄存器　与PA和PB相关的寄存器有三个：方向寄存器、数据寄存器和引脚寄存器。这6个寄存器的地址是根据一个基地址加上相应的偏移量计算得到的。该基地址由PAD的内部片选信号CSIORORT确定，各寄存器的偏移量见表6-16和表6-17。

表6-16　8位数据方式中的I/O接口地址偏移量

寄存器名	各寄存器对CSIOPORT（基址）的偏移量/B
PA引脚寄存器	+2（仅在读操作期间可访问）
PA方向寄存器	+4
PA数据寄存器	+6
PB引脚寄存器	+3（仅在读操作期间可访问）
PB方向寄存器	+5
PB数据寄存器	+7
页面寄存器	+18

表6-17　16位数据方式中的I/O接口地址偏移量（PSD30X）

寄存器名	各寄存器对CSIOPORT（基址）的偏移量/B
PA和PB引脚寄存器	+2（仅在读操作期间可访问）
PA和PB方向寄存器	+4
PA和PB数据寄存器	+6

4. PC口　PC口每个引脚结构如图6-11所示。由图可知：PC口的每个引脚既可以配置成PAD（包括PAD A和PAD B）的输入A16～A18，又可以配置成PAD B的输出$\overline{CS8}$～$\overline{CS10}$。作为PAD输入时，虽然引脚命名为A16～A19，意味着是高位地址输入，实际上它们

标准分享网 www.bzfxw.com 免费下载

可用于输入任何地址线，或输入一般的逻辑量。例如，我们可以把微控制器的 A8～A10 连到这些引脚上，这样就可以把译码信号 CS0～CS7 的分辨率提高到 256B。作为地址输入时，还可以靠配置位 CADDHLT 配置成透明的地址或锁存的地址。

当 CPCF＝1（3 位）时，PC0～PC2 可分别配置成 PAD 的译码输出$\overline{CS8}$～$\overline{CS10}$，以便向用户提供更多的外部片选输出。每个片选包括一个乘积项。



图 6-11　PC 口引脚结构

（八）PAD 的非控制输入信号的锁存状态

PAD 的输入信号可分为两类：一类是控制信号，例如 ALE/AS、$\overline{RD}$/E、$\overline{WR}$/R/$\overline{W}$ 等，另一类是非控制信号，它们包括 AD0/A0～AD7/A7，AD8/A8 ～ AD15/A15 和 A16～A19。根据不同的配置方式，这些非控制输入信号可能是透明输入，也可能是由 ALE 锁存即与 ALE 相关的。见表 6-18，列出了这些非控制输入在不同配置方式下的信号锁存状态。

（九）EPROM 和 SRAM

表 6-18　PAD 的非控制输入信号的锁存状态

信　号	CDATA	CADDRDAT	CLOT	CADDHLT	配　置　方　式	信号锁存状态
AD8/A8～AD15/A15	0	0	0	×	8 位数据，分离方式	透明
	0	0	1	×	8 位数据，分离方式	ALE 相关
	1	0	0	×	16 位数据，分离方式	透明
	1	0	1	×	16 位数据，分离方式	ALE 相关
	0	1	×	×	8 位数据，复用方式	透明
	1	1	×	×	16 位数据，复用方式	ALE 相关
AD0/A0～AD7/A7	×	0	0	×	分离方式	透明
	×	0	1	×	分离方式	ALE 相关
	×	1	×	×	复用方式	ALE 相关
A16～A19	×	×	×	0	A16～A19 可为逻辑输入	透明
	×	×	×	1	A16～A19 可为分时复用地址	ALE 相关

1．EPROM　PSD3××内部 EPROM 划分为 8 个存储块。通过对 PAD 的编程，可以把

每一存储块的边界设置在能被 4KB 除尽的任何单元上。PAD 的输出 ES0～ES7 是 EPROM 的每个存储块的内部选择信号。PSD3××的 EPROM 配置情况见表 6-19。

表 6-19　PSD3××EPROM 配置情况

器件型号	EPROM 容量	EPROM 结构		EPROM 块结构（8 块）	
		×8	×16	×8	×16
PSD301	256Kbit	32K×8	16K×16	4K×8	2K×16
PSD311	256Kbit	32K×8		4K×8	
PSD302	512Kbit	64K×8	32K×16	8K×8	4K×16
PSD312	512Kbit	64K×8		8K×8	
PSD303	1Mbit	128K×8	64K×16	16K×8	8K×16
PSD313	1Mbit	128K×8		16K×8	

2．SRAM　PSD3××内部有 16Kbit 的 SRAM，根据数据总线的配置情况，SRAM 可以组成 2K×8 或 1K×16。SRAM 由 PAD 的输出 RS0 选通。SRAM 的边界可以设置在能被 2K 除尽的任何地址单元上。

（十）存储器分页（PSD3×2/3×3）

PSD3×2/3×3 器件中有一个页面寄存器。如图 6-12 所示。该寄存器包含 4 个触发器。可以通过 I/O 地址空间（CSIOPORT）对寄存器进行读写，页面寄存器的地址是 CSIOPORT＋18H。页面寄存器与数据总线 D0～D3 相连，它的输出 P0～P3 反馈至 PAD。因而采用页面技术后，可以在 PAD 的片选输出信号 $\overline{CS0}$～$\overline{CS10}$ 中包含有页面信息。由于页面寄存器是 4 位的，最多可分为 16 个页面，因而使微控制器的地址空间可扩大到 16 倍。



图 6-12　页面寄存器结构（PSD3×2/3×3）

（十一）控制信号

PSD3××的控制信号有 $\overline{WR}$/V_{PP} 或 R/$\overline{W}$、$\overline{RD}$/E 或 $\overline{RD}$/E、ALE 或 AS、$\overline{BHE}$/$\overline{PSEN}$ 或 $\overline{PSEN}$、$\overline{RESET}$ 和 A19/CSI。这些信号都是可配置的，以满足各种不同的微控制器的输出控制信号的要求。

1．$\overline{WR}$/V_{PP} 或 R/$\overline{W}$ 以及 $\overline{RD}$/E/$\overline{DS}$（或 PSD3×1 中 RD/E）　正常操作时，前一信号可配置成 $\overline{WR}$ 或 R/$\overline{W}$，$\overline{WR}$ 常和 $\overline{RD}$ 配对使用。在 8031 系列芯片中，采用两个分开的地址空间：数据存储器空间和程序存储器空间，$\overline{WR}$ 和 $\overline{RD}$ 是访问数据存储器的控制信号。在 8096/C196 系列中采用统一的地址空间，$\overline{WR}$ 和 $\overline{RD}$ 是访问统一空间的控制信号。R/$\overline{W}$ 常和选通信号 E 或数据选通信号 $\overline{DS}$ 配对使用。R/$\overline{W}$ 和 E 配对是 Motorola 微控制器所常采用的。当 E 有效（高电平）时，用 R/$\overline{W}$ 来控制读、写操作。采用 R/$\overline{W}$ 和 DS 配对时，当 $\overline{DS}$ 有效时（低电

标准分享网 www.bzfxw.com 免费下载

平），用 R/$\overline{W}$ 来控制读、写操作。

2. ALE 或 AS　ALE 和 AS 的功能是一样的，前者是 Intel 常采用的符号，后者是 Motorola 常用的符号。

ALE 的极性是可编程的。若 ALE 为高电平有效，则当 ALE 引脚为高电平时，输入地址锁存器、PA 口地址锁存器、PC 口和 A19 地址锁存器都处于透明状态；ALE 的下降沿（后沿）把信息锁入锁存器。若 ALE 为低电平有效，则当 ALE 引脚为低电平时，上述一些锁存器处于透明状态；ALE 的上升沿（前沿）把相应的信息锁入锁存器。

3. $\overline{BHE}$/$\overline{PSEN}$　该引脚的功能取决于 PSD3××数据总线的宽度。若是 8 位总线，引脚为$\overline{PSEN}$；若是 16 位总线，为$\overline{BHE}$。在 8 位总线方式中，$\overline{PSEN}$功能使得系统能访问两个分开的地址空间：程序存储器和数据存储器。$\overline{PSEN}$用于读 EPROM，而$\overline{RD}$用于读 SRAM 和 I/O 接口。

当配置位 COMB/SEP = 0 时，采用统一的地址空间，这时，$\overline{PSEN}$引脚必须接至 V_{CC}，而对于 EPROM、SRAM 和 I/O 接口的读操作靠$\overline{RD}$和 E 和 R/$\overline{W}$ 或$\overline{DS}$和 R/$\overline{W}$ 来实现。

统一地址空间和分开的地址空间的读操作控制如图 6-13 和图 6-14 所示。



图 6-13　统一地址空间读操作控制



图 6-14　分开的地址空间的读操作控制

在 16 位数据总线方式中，$\overline{BHE}$用于访问数据的高位字节。$\overline{BHE}$有效时（低电平），实现数据的高位字节的读写操作。见表 6-20，表中给出了$\overline{BHE}$和 A0 两个信号如何组合起来以选取不同的操作。

表 6-20　高/低字节选择真值表（对 16 位配置）

$\overline{BHE}$	A0	操　作
0	0	整个字
0	1	奇地址的高位字节
1	0	偶地址的低位字节
1	1	无

$\overline{RESET}$是一个异步输入脚，用来对 PSD3××进行初始化。复位的极性（低电平有效或高电平有效）是可编程的。$\overline{RESET}$有效电平至少保持 500ns 才能使芯片复位，再过 500ns 芯片才会正常工作，PSD3××使用前必须被复位。见表 6-21、表 6-22，表中给出了复位期间和复位后器件的状态。

表 6-21　复位电平有效期间的信号状态

信　号	配　置　方　式	状　态
AD0/A0～AD7/A7	所有方式	输　入
A8～A5	所有方式	输　入
PA0～PA7	I/O 方式 AD0/A0～AD7/A7 跟踪方式 地址输出（A0～A7）方式	输　入 输　入 低电平
PB0～PB7	I/O 方式 $\overline{CS0}$～$\overline{CS7}$ CMOS 输出方式 CS9～$\overline{CS7}$开漏输出方式	输　入 高电平 高阻态
PC0～PC2	地址输入 A16～A18 方式 $\overline{CS8}$～$\overline{CS10}$ CMOS 输出方式	

表 6-22　复位期间和复位后的内部状态

元　件	信　号	状　态
PAD	$\overline{CS0}$～$\overline{CS10}$	全部为 1（无效）
	CSADIN、CSADOUT1、CSADOUT2、CSIOPORT、RS0、ES0～ES7	全部为 0（无效）
PA 数据寄存器		0
PA 方向寄存器		0
PB 数据寄存器		0
PB 方向寄存器		0

4．A19/$\overline{CSI}$　A19/$\overline{CSI}$单元结构如图 6-15 所示。当引脚被置为$\overline{CSI}$功能时，引脚上出现高电平将使 PSD3××掉电，器件被禁止。引脚上出现低电平将使器件恢复正常工作。在掉电方式期间，PSD3××状态表见表 6-23、表 6-24。



图 6-15　A19/$\overline{CSI}$单元结构

表 6-23　掉电方式期间的信号状态（PSD30×）

信　号	配　置　方　式	状　态
AD0/A0～AD7/A7	所有方式	输　入
PA0～PA7	I/O 方式 跟踪 AD0/A0～AD7/A7 地址输出 A0～A7	不　变 输　入 全　1
PB0～PB7	I/O $\overline{CS0}$～$\overline{CS7}$ CMOS 输出 $\overline{CS0}$～$\overline{CS7}$开漏输出	不　变 全　1 高阻态
PC0～PC2	地址输入 A16～A18 方式 $\overline{CS8}$～$\overline{CS10}$ CMOS 输出	输　入 全　1

标准分享网 www.bzfxw.com 免费下载

表 6-24　掉电方式期间信号状态（PSD31×）

信　号	配　置　方　式	状　态
AD0/A0～AD7/A7	所有方式	输　入
A8～A15	所有方式	输　入
PA0～PA7	I/O 方式 跟踪 AD0/A0～AD7/A7 地址输出 A0～A7	不　变 输　入 全　1
PB0～PB7	I/O $\overline{CS0}$～$\overline{CS7}$ CMOS 输出 $\overline{CS0}$～$\overline{CS7}$ 开漏输出	不　变 全　1
PC0～PC2	地址输入 A16～A18 方式 $\overline{CS8}$～$\overline{CS10}$ CMOS 输出	输　入 全　1

表 6-25　掉电期间的内部状态

元　件	信　号	状　态
PAD	$\overline{CS0}$～$\overline{CS10}$	全部为 1（无效）
	CSADIN、CSADOUT1、CSADOUT2、CSIOPORT、RSO、ES0～ES7	全部为 0（无效）
PA 数据寄存器 PA 方向寄存器 PB 数据寄存器 PB 方向寄存器		全部不变

（十二）保密方式

通过开发工具对 PSD3××的配置位 CSECURITY 置 1 后，芯片进入保密方式，把 PAD A、PAD B 和所有配置位的内容锁住。只有对整个芯片用紫外线进行擦除，才能使芯片退出保密方式，但这样 EPROM、PAD 和配置位的内容也就全部被擦除了。

（十三）CMiser

在电源功耗受限的应用系统中，通过对 CMiser 位编程可进一步降低功耗。把 CMiser 设置为 1，就可以在未访问 EPROM 时，把 EPROM 块的电源切断，因而降低了实际消耗的电源。

在缺省情况下，CMiser＝0，系统的运行速度和功耗可参见有关技术条件中的交流和直流特性。CMiser＝1 时，消耗电流降低了，但同时某些传输延迟也增加了，在系统时序设计时应考虑到这些因素。

二、16 位单片机与 PSD3××接口

在 MCS-96 系列 16 位单片机中，8098 和 80C198 是准 16 位的，即对外数据总线宽度只能用 8 位，而内部数据宽度可以是 16 位或 8 位的。PSD3××系列的所有芯片都可以与准 16 位单片机接口。MCS-96 系列的其它芯片都是真 16 位单片机，虽然它们的外部数据总线也可配成 8 位的，以便与廉价的 8 位数据宽度的外围器件接口，但这样也就影响了整个系统的速度。PSD3××可配置成 16 位数据宽度（也可配置成 8 位宽度），是与真 16 位单片机配合使用的理想的可编程外围器件。

1．接口方案之一　如图 6-16 所示，这是一个 80C196KB 与 PSD3××接口的实例。



图 6-16　80C196KB 与 PSD3××接口

本例中 PSD3××配置成 16 位数据宽度，地址/数据总线分时复用，因而当 80C196KB 访问 PSD3××内部 EPROM 和 SRAM 时，采用 16 位操作方式。PA 口配置成跟踪模式以便于 80C196 访问共享的外围设备。8 位宽度的外设总线与 PA 口相连。PB 口配置成片选信号输出。考虑到外设通常是慢速设备，当访问它们时，利用 PB2 产生一个低电平有效的$\overline{\text{WAIT}}$信号，此信号接至 80C196KB 的 READY，使 CPU 插入等待周期，直至内部设置（通过 CCR 寄存器）的等待时间到或$\overline{\text{WAIT}}$变高为止。$\overline{\text{WAIT}}$信号还同时接至 80C196KB 的 BUSWIDTH 端，因而在访问外设期间，80C196KB 的外部总线切换成 8 位宽度。

PB3 和 PB4 设置为开漏输出，因而需外接上拉电阻，在系统中 PSD3××的配置见表 6-26。

表 6-26　接口方案之一 PSD3××的配置

配置单元	配　置　值	功　　能
CALE	0	ALE 高电平有效
CDATA	1	16 位数据宽度
CADDRDAT	1	分时复用地址/数据总线
CPAF2	1	PA 为跟踪方式
CPAF1	×	无　关
CA19/$\overline{\text{CSI}}$	1	选择 A19 输入功能
CRRWR	0	选择$\overline{\text{RD}}$和$\overline{\text{WR}}$控制
CMOS/SEP	0	统一地址空间
CADDHLT	0	A16～A19 透明输入（与 ALE 无关）
CSECURITY	0	不加密
CPCF	000B	PC 为 A16～A18
CPACOD	00H	PA 为 CMOS 输出
CPBF	00H	PB 为$\overline{\text{CS0}}$～$\overline{\text{CS7}}$
CPBCOD	18H	PB3 和 PB4 为开漏输出，其它为 CMOS 输出
CADLOG	0H	A16～A19 为逻辑输入

标准分享网 www.bzfxw.com 免费下载

2. 接口方案之二（外接等待周期发生器） 80C196 是一个高速器件，PSD3××可与之匹配，实现零等待周期操作，并且采用 16 位数据宽度，使整个系统达到很高的速度。然而，当系统还需要扩展、再接若干个外设时，这些外设通常会包括一些慢速的器件或装置。当 80C196 访问这些外设时，不得不降低操作速度，在总线周期中插入若干不等待周期，以达到时序上的匹配。当系统中有多个外设时，解决问题的方法之一是：在 80C196 总线周期中插入一个固定的等待时间，使得其中速度最慢的外部设备都能可靠地读写，图 6-16 所示的方案中，实际上就采用了这种方法。这种方法的缺点是：当几个慢速外设的速度相差较悬殊时，为了照顾其中最低速的外设，将使整个系统的速度大为降低。

为此，有一种更能令人满意的解决方案。利用 PSD301 和最简单的外部逻辑（一个 4 位计数器 74CT191）构成一个完全可编程的自动等待周期发生器，它可以使快速资源工作于零等待周期方式，而向低速资源提供 1～8 个等待周期，此方案的电路图如图 6-17 所示。图中采用 PSD301 与 80C196KB 接口。PSD301 可工作于 16 位数据宽度方式，与 80C196KB 达到完美的匹配。假定系统中还有三个 8 位的外设，各要求 80C196KB（采用 12MHz 晶振）插入 3 个、6 个和 1 个等待周期。80C196KB 内部资源、PSD301 的内部资源和 3 个外设的地址分配如图 6-18 所示。



图 6-17 可编程等待周期发生器电路

可编程自动等待周期发生器由 PSD301 和计数器 74FCT191 组成，其工作原理如下：当访问某一外设时，通过 PSD301 的 PB0～PB3 向 4 位计数器 74FCT191 置入一个初值，于是计数器由初值开始向上计数，直至最高输出位 Q_D 由 0 变 1 时止。Q_D 接至 80C196KB 的 READY 端，当 $Q_D=1$ 时，CPU 将结束等待状态。Q_D 同时还接至 74FCT191 的计数允许端$\overline{CTEN}$，若 $Q_D=0$，将停止计数，保持 READY 为高电平。

对于本例中 3 个外设，它们占用的地址空间、需要等待的周期数以及应该装入到计数器的初值（PB3～PB0）见表 6-27。



图 6-18 存储器地址空间分配

表 6-27　外设等待周期数据表

外　设　号	地　址　范　围	等待周期数	PB3～PB0
1	5000～5FFFH	3	0101B
2	6000～6FFFH	6	0010B
3	7000～7FFFH	1	0111B

根据上面的工作原理，在产生外设片选信号的同时，应把相应的 PB3～PB0 值装入到计数器中。装载控制信号$\overline{LOAD}$可与地址锁存信号 ALE 同步，但两者有效极性相反，因而在本系统中，ALE 作为 PAD 的输入，经过反相由 PC0 输出，即 $PC0=\overline{LOAD}=\overline{ALE}$

计数器 74FCT191 的时钟 CLK 是 80C196KB 的时钟输出 CLKOUT 的“非”。在本系统中，PC2 配置成 A18 输入，PC1 配置成 PAD 的输出，“非”功能由 PAD 完成，即 $PC1=\overline{CLKOUT}=\overline{A18}$

3 个外设的片选信号可根据表 6-27 给出

$PB4=\overline{PER1CS}=(\overline{\overline{A15}*A14*\overline{A13}*A12})$

$PB5=\overline{PER2CS}=(\overline{\overline{A15}*A14*A13*\overline{A12}})$

$PB6=\overline{PER3CS}=(\overline{\overline{A15}*A14*A13*A12})$

PB3～PB0 的值取决于被寻址的外设所映射的地址范围。根据表 6-27，可列如图 6-19 所示的卡诺图，从而得到 PB0～PB3 的逻辑方程：

$PB0=\overline{A}=(\overline{\overline{A15}*A14*A12})$

$PB1=\overline{B}=(\overline{\overline{A15}*A14*A13})$

$PB2=\overline{C}=PB0=(\overline{\overline{A15}*A14*A12})$

$PB3=\overline{D}=(\overline{A+B+C})$

PB7 用来控制总线宽度。当访问 8 位外设时，采用 8 位宽度，其它情况下，采用 16 位宽度。对于 80C196 而言，8 位操作时，要求加到 BUSWIDTH 端的信号为低电平；16 位操作时为高电平，因而有

$PB7=BUSWIDTH=(\overline{PER1CS+PER2CS+PER3CS})$

PSD301 中的 PA 口可由用户配置，如作通用的 I/O 接口。

A15A14 \ A13A12	PB2～PB0 00	01	11	10
00	0	0	0	0
01	0	1	1	0
11	0	0	0	0
10	0	0	0	0

A15A14 \ A13A12	PB1 00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	0	0	0	0
10	0	0	0	0

图 6-19　PB2～PB0 的卡诺图

三、开发 PSD 芯片过程

要使用 PSD，首先要根据需要，确定 PSD 的型号。然后再进行设计。设计步骤如下：

(1) 确定 PSD 要完成的功能。

(2) 确定 PSD 所需的与 MPU 接口的信号，这些信号通常由 MPU 确定。

(3) 确定内部功能块和外扩的器件所需的地址空间，在确定地址空间时，应记住 PLD

标准分享网 www.bzfxw.com 免费下载

引入的地址信号只有 A11～A19，它能区分的地址空间是 2KB。

（4）确定 PSD 内 PLD 的输入和输出信号

1）给内部 EPROM、SRAM 和 CSIOP 分配存储空间；

2）无论 A 口用于地址锁存或 I/O，A 口的信号都可以不管它；

3）PLD 的输入信号是固定的；

4）PLD 的输入/输出信号需要在 PSD abel 的定义段予以说明。

5）PLD 的输出只能通过端口 B 和 C 引出，并应在 PSD abel 中书写相应的逻辑方程。

（5）确定 PSD 的配置。

（6）列出信号、常数、集合等的定义。

（7）根据定义和所需的功能，写出逻辑方程、真值表和状态图。

配置、写源文件和仿真测试。

设计完成后，就可以使用 PSD 的开发工具，对所选的 PSD 进行配置、设计（写 PSD-abel 源文件）、编译和仿真测试。

编译并仿真成功后，就可以使用这个 PSD 来画原理图和编写应用程序。

应用程序编写完成后，就可以使用 PSD 开发工具本身所带的编程工具或其它编程工具将 PSD 的代码和要写入内部 EPROM 的程序和数据一起写入 PSD。

在编程时，可以使用 PEP300 或 ALL07 编程器。采用 PEP300 时，选择 PSDLite 中的编程项。用 ALL07 时，使用相应的编程器的驱动软件，读入格式为 Intel 的 Hex 文件格式的 obj 文件。

对 PSD 进行仿真，分两部分进行：

1）对 PLD 部分，用 PSD abel 源文件的测试向量来测试 PSD 的逻辑描述是否正确。对逻辑关系，通常是在测试向量中列出它的真值表。对地址译码，可以用随机值和边界值作为测试向量。例如：对地址范围 8000H～8FFFH，可以使用边界值 8000H、8FFFH、7FFFH 和 9000H，前两个为真而后两个为假；

2）对其它部分，则通过 MCU 的仿真器来仿真。

使用 PSD 芯片后可分两部分进行调试程序

1）仅将 PSD 的芯片配置和 PLD 逻辑烧入芯片中，而程序代码暂不放入（即在 PSD Compiler→Compile→Address Translate 中的 File Name 栏中，不输入文件名）然后通过相应的 MCU 的仿真器来调试程序和 PSD 内的 PLD 逻辑。

2）将调好的程序目标码放入 PSD 芯片内的 EPROM 单元，进行实时运行，以观看结果。

开发过程中可能遇到的问题：

（1）在仿真器中调好的程序，将其编程到 PSD 中，却不能运行。

产生的原因有两个：输入目标程序的文件格式不对，产生错误的代码；上电复位电路有问题。

对第一种原因解决的办法是：PSD soft 或 PSD soft Lite 软件在进行地址变换时，要求输入到芯片内 EPROM 存储单元的可执行代码文件为 Intel。HEX 格式，现大部分开发软件都能生成这种格式的文件，但也有少数软件形成的目标代码文件仅有 .obj 或 HEX 格式。对非 Intel. HEX 格式的文件，用户必须通过其它软件工具将其转换成 Intel. HEX 格式，如

ALL07、MEP200、MEP300 等编程器软件均带有文件格式转换功能，可将其转换成标准的 Intel. HEX。

对第二种原因，对阻容电路构成的复位电路而言，当单片机的复位引脚与 PSD 的复位引脚连接在一起时，有可能使系统不能正常工作，改进的方法：采取 μP 监控电路来产生复位信号；将 PSD 的复位引脚直接接至 +5V 电源，并将其编程为复位低电平有效。

（2）用 EPROM 擦除器对已用过的 EPROM 型 PSD 芯片进行擦除时，总擦不干净。

可能的原因：新出厂的 EPROM 型 PSD 芯片由于采用了 0.7μm 工艺，而一般的紫外线擦除器的光谱对应的 0.7μm 的紫外量可能很小，这样在相同的时间内产生的紫外辐射量就会减少，造成 PSD 器件总是擦除不干净的现象。解决的办法是：适当增加紫外线连续擦除的时间，以满足芯片擦除时所需的紫外量。

（3）由母片（未加密）复制出的芯片不能工作。

可能的原因：通过编程器中的 Upload 功能，从芯片中读取的 EPROM 内容是正确的，但取出的 PAD 和 ACR 部分的内容是不正确的，实际上这两部分的内容是无法通过编程器进行读出的。你看到的是一个虚拟的数据，因而也就无法完整地复制母片的内容。解决的办法是：使用原始编程目标文件进行复制。

第三节　通信专用芯片

一、串行总线介绍

RS-232C 是使用最早、应用最多的一种异步串行总线，它是美国电子工业协会于 1962 年公布的，1969 年最后一次修定而成。其中 RS 是 Recommended Stander 的缩写，232 是该标准的标识号，C 表示最后一次修定。

RS-232C 主要用来定义计算机系统的一些数据终端（DTE）和数据电路终端设备（DEC）之间接口的电气特性。如 CRT、打印机与 CPU 的通信大都采用 RS-232C 总线。

RS-232C 采用按位串行方式。该标准对所传递的信息规定如下：信息的开始为起始位；信息结尾为停止位，它可以是一位，一位半或两位。信息本身可以是 5、6、7、8 位再加上一位奇偶校验位。如果两个信息之间无信息，则应写“1”表示空。

RS-232C 传送的波特率规定为 19200、9600、4800、2400、1200、600、300、150、110、75、50。RS-232C 总线的传送距离一般不超过 15m。

由于 RS-232C 是在 TTL 电路出现之前研制的，所以它的电平不是 +5V 和地，它使用负逻辑，其低电平“0”在 +5～+15V之间，高电平“1”在 -5～-15V 之间，最高能承受 ±25V 的信号电平。因此，RS-232C 不能直接与 TTL 电平连接，使用时必须加上适当的接口电路，否则将使 TTL 电路烧毁。这一点使用时要特别注意。现在已有现成的集成电路芯片，以便进行电平转换。

RS-232C 虽然应用很广，但由于推出时间比较早，所以在现代通信网络中已暴露出明显的缺点，主要表现在：

1）传送速率不够快；

2）传送距离不够远；

3）RS-232C 未明确规定连接器，因而出现了互不兼容的 25 芯连接器；

标准分享网 www.bzfxw.com 免费下载

4）接口使用非平衡发送器，电气性能不佳；

5）接口处各信号容易产生串扰。

为了进一步提高数据传送速率和加大传送距离，出现了 RS-422 标准接口。RS-422 规定了双端电气接口形式，其传递速率超过 20000bit/s。RS-422 标准是双端线。它使用两条线来传送信号，如果其中一条线是逻辑“1”状态，则另一条线就是逻辑“0”状态，反之亦然。因为电压回路是双向的，因而这种技术大大地改善了通信性能。

为进一步提高串行通信能力，又出现了 RS-485 总线。用 RS-485 代替 RS-422，是因为它允许在一定的距离之内有更多的分站。

二、RS-232C 接口电平转换电路

RS-232C 与 TTL 的电平转换芯片为 MC1488 和 MC1489。其内部结构与管脚如图 6-20 所示。

1488 由 3 个与非门和 1 个反相器构成，供电电压为 ±15V 或 ±12V，输入为 TTL 电平，输出为 RS-232C 电平。



图 6-20　MC1488 和 MC1489

1489 由 4 个反相器组成，输入为 RS-232C 电平，输出为 TTL 电平，电源电压为 +5V。1489 中每一个反相器都有一个响应控制端，既可作为 RS-232C 操作的控制端，也可以把它接到电源上，用来改变输入门限特性。在响应控制端可接一滤波电容。

TTL 和 RS-232C 接口信号电平转换电路如图 6-21 所示。

注意：使用 MC1488 时，需要 ±12V 供电。



图 6-21　TTL 和 RS-232C 接口信号电平转换电路

三、MAX202E/MAX232E RS-232 收发器

MAX202E/MAX232E 线驱动器/接收器是为在苛刻的环境下 RS-232 和 V.28 通信设计的。每个驱动器输出端和接收器输入端都设有保护装置确保受 ±15kV 静电放电（ESD）冲击而不致闭锁。每片 MAX202E 或 MAX232E 有两个驱动器和两个接收器。数据传递速率高达 120kbit/s 时，满足全部 EIA/TIA232E 和 CCITTV.28 技术规定。MAX232E 在工作时需用 4 个 1μF 电容器，而 MAX202E 只需 4 个 0.1μF 电容器，这样可进一步降低成本和减少印制电路板空间。它是单一 +5V 电源供电。

引脚排列、内部结构如图 6-22 所示。

引脚说明如下：

$C1_+$、$C1_-$　正充电泵电容器的接线端。



注:典型工作电路上的引脚号是对 DIP/SO 封装而言,而不是LCC封装的引脚号。
*仅MA232E用1.0μF电容器。

图 6-22　MAX202E/MAX232E 引脚排列及内部结构图

V_+　V_+输出端，由充电泵产生的 2 倍 + V_{CC}电压。

C_{2+}、C_{2-}　负充电泵电容器的接线端。

V　V 输出端，由充电泵产生的 2 倍 − V_{CC}电压。

$T1_{OUT}$、$T2_{OUT}$　RS-232 驱动器输出端。

$R1_{IN}$、$R2_{IN}$　RS-232 接收器输入端。

$R1_{OUT}$、$R2_{OUT}$　RS-232 接收器输出端。

$T1_{IN}$、$T2_{IN}$　RS-232 驱动器输入端。

GND　地。

V_{CC}　电源输入端 + 4.5～ + 5.5V。

N.C.　空脚。

使用注意：

1、电容器选择　在正常工作时，对 C1～C4 的电容器的类型要求不是很高。MAX202E 需要 0.1μF 电容器，而 MAX232E 只需 1μF 电容器，不过在所有情况下，电容器在 10μF 以

标准分享网 www.bzfxw.com 免费下载

内也能使用而没有危害。1μF 的电容器使用陶瓷、铝电解质或钽电容器；0.1μF 电容器使用陶瓷介质的。当使用推荐的最小电容器值时，应确保工作温度变化时电容量不过分降低。如果没有把握，可使用一个标称值更大（例如 2 倍）的电容器。在整个温度范围内，也要注意电容器的有效串联电阻，因为它影响 V_+ 和 V_- 纹波的大小。

使用容量较大的电容器（10μF 以内）可降低 V_+ 和 V_- 的输出阻抗，当需要从 V_+ 或 V_- 端抽取能量时，这会是有用的。

在 V_{CC} 到地之间至少接一个 0.1μF 的旁路电容器。在对充电泵产生的电源噪声敏感的场合下，需用一个与充电泵电容器（C1～C4）等值（或更大）的电容器接在 V_{CC} 到地之间进行去耦。

2. 驱动多路接收器　按设计要求，一个驱动器只能驱动单个接收器，多个驱动器可以并联起来驱动多路接收器。

3. 退出关闭方式时驱动器的输出　当驱动器退出关闭方式时，驱动器的输出没有脉动也没有不希望的瞬变。

4. V_+ 和 V_- 作为电源　可以从 V_+ 和 V_- 上取出少量的电流，供给外部电路用，不过这将降低驱动器的输出幅度和抗干扰能力。当从 V_+ 或 V_- 取出电流时，如果加大充电泵的电容量（可达 10μF），则有助于保持性能。

5. 高数据速率　这些收发器在数据速率超过 120kbit/s 时仍保持 RS-232 规定的最小驱动电压 ±5V。如果驱动器的电容性负载很小（例如短电缆），则高速率的通信更容易实现。

四、MAX485 RS-485/RS-422 收发器

MAX485 是用于 RS-485 和 RS-422 通信的小功率收发器，含有一个驱动器和一个接收器。收发器的工作电流在 120～500μA 之间。MAX485 是为半双工应用设计的。工作电源为单一方式 +5V。具有限流和热敏控制电路为驱动器，提供过载保护。

MAX485 引脚排列和典型工作电路如图 6-23 所示。



图 6-23　MAX485 引脚排列和典型工作电路

MAX485 引脚说明如下：

RO：接收器输出端。若 A 大于 B 200mV，RO 为高；若 A 小于 B 200mV，RO 为低。

$\overline{RE}$：接收器输出使能端。当 $\overline{RE}$ 为低时，RO 有效；当 $\overline{RE}$ 为高时，RO 为高阻状态。

DE：驱动器输出使能端。当 DE 为高时，驱动器输出有效；DE 为低时，为高阻态。如果 DE 有效，器件将作为线驱动器；若 A、B 为高阻且 $\overline{RE}$ 为低，器件将作为线接收器。

DI：驱动器输入端。DI 为低时，则输出 A 低输出 B 高；DI 为高时 A 高，输出 B 低。

GND：地

A：同相接收器输入和同相驱动器输出端。

B：反相接收器输入和反相驱动器输出端。

V_{CC}：正电源输入端。4.75～5.25V。

MAX485 驱动器、接收器功能表见表 6-28 和表 6-29。

表 6-28　发送功能

输　入			输　出	
$\overline{RE}$	DE	DI	B	A
×	1	1	0	1
×	1	0	1	0
0	0	×	高阻	高阻
1	0	×	高阻	高阻

表 6-29　接收功能

输　入			输　出
RE	DE	A-B	RO
0	0	≥0.2V	1
0	0	≤−0.2V	0
0	0	输入开路	1
1	0	×	高阻

五、应用实例：

下面举一个单片机（MCS-51）和计算机通过调制解调器实现远程通信的例子。

在工业测控系统中，MCS-51 单片机用来在现场采集模拟量、开关量等，而中央控制计算机在控制室或调度室用来监测整个现场。它们之间的数据传送或构成局部网络、多用户系统和分布式控制系统。

1．MCS-51 与计算机通信方式　利用 MCS-51 单片机串行接口和调制解调器及现有电话线，实现远程双向通信的框图如图 6-24 所示。

在利用现有电话线进行数据传输的串行通信时，把将要传送的数据按先后顺序，在公共信道上逐位传送。

串行通信对字符的编码、字符格式和传输速度都有具体规定，必须严格遵守。

异步串行通信数据的传送格式由四部分组成，即起始位、数据位、奇偶校验位和终止位。



图 6-24　远程双向通信框图

通信协议要求：在发送端，每传送一个字符都必须要有起始位，数据位、奇偶校验位和一个终止位的字符串，在接收端、也要按照起始位、数据位、奇偶校验位和一个终止位的字符串进行计数接收。

2．MCS-51 单片机串行接口介绍　MCS-51 单片机引脚中 P3.0 为 RXD（串行输入口），P3.1 为 TXD（串行输出口）。

标准分享网 www.bzfxw.com 免费下载

MCS-51 单片机串行接口为全双工，即它可以同时发送和接收。两个串行口寄存器通过特殊功能寄存器 SBUF 来访问。即写入 SBUF 装入发送寄存器、读 SBUF 访问物理上分开的接收寄存器，两个缓冲器共用一个地址 99H。

MCS-51 单片机串行接口有四种工作方式：通信只使用方式 1、2、3，方式 0 主要用于扩展并行输入输出口。

方式 0：在方式 0 状态下，串行口为同步移寄存器方式，其波特率是固定的，为 $fosc/12$。数据由 RXD 端输入，同步移位脉冲由 TXD 端输出，发送、接收的是 8 位数据，低位在先。

方式 1：在方式 1 状态下，串行口为 8 位异步通信接口，一帧信息为 10 位，一位起始位（0），8 位数据位（低位在先）和 1 位停止位（1），波特率可变。

方式 2 和方式 3，串联接口在方式 2、3 时，为 9 位异步通信接口，发送、接收一帧信息由 11 位组成，1 位起始位（0），数据 8 位，和 1 位可编程数据位（第 9 位数据位）及 1 位停止位（1）。

方式 2 的波特率固定为 $fosc/32$ 或 $fosc/64$。

方式 3 的波特率可变。

RS-232C 的标准规定：逻辑“0”为 +5～+15V，逻辑“1”为 -5V～-15V，而 MCS-51 单片机串口电平为 TTL 电平，因此，必须要通过电平转换才能符合串行通信标准。电平转换采用 MC1488 和 MC1489 如图 6-25 所示，为实际的单片机转换电路图，考虑到现场干扰因素，为了抑制尖峰脉冲及各种噪声干扰，串口电路中加了二片 Til 117 光耦合器、增强数据传送的可靠性。



图 6-25 MCS-51 单片机串行接口转换电路

3. 贺氏调制解调器介绍 贺氏调制解调器前面板有一组状态指示灯，如图 6-26a 所示。

MR（调制解调器就绪/进行测试）：当调制解调器上电时亮；当调制解调器在自检或诊断方式下，此灯闪烁。

TR（终端就绪）：当 RS-232DTR 信号给出时，此灯亮。

SD（发送数据）：从本地数据终端自本地调制解调器发送数据时，SD 灯闪烁。

RD（接收数据）：从本地调制解调器自其所连的设备传送数据时，RD 灯闪烁。

OH（摘机）：当调制解调器摘机时 OH 亮，挂机时 OH 灯灭。



图 6-26 调制解调器前、后面板

a）调制解调器前面板 b）调制解调器后面板

CD（载波检测）：本地调制解调器从远方调制解调器收到有效数据载波信号时，CD 灯亮。

AA（自动应答）：当调制解调器设定在应答方式时，AA 灯亮，当调制解调器检测到从这方来的呼叫，而它又被置于自动应答方式时，在振铃期间，AA 灯灭，如不是自动应答方

式，在振铃期间，AA灯亮。

VO（语音）：连接调制解调器的电话摘机时VO灯亮；电话挂机时VO灯灭。

由图6-26b可知，调制解调器后面板有一个25芯的数据终端接口。在这里只介绍几根重要的信号线：

2针：发送数据，入Modem

3针：接收数据，出Modem

4针：请求发送，入Modem

5针：允许发送，出Modem

6针：数据就绪，出Modem

所有的贺氏调制解调器支持一组通用的AT命令，S寄存器和结果码集。

AT命令可以用来配置调制解调器与软件共同工作，与远端系统通信，发起或应答一个呼叫。每一条AT命令都对应调制解调器的某种动作。

调制解调器拨号之后，等待对方调制解调器送来的载波信号。如果在预定的时间（S7寄存器的值决定这一等待时间的长短）没有检测到载波，调制解调器自动释放线路并送回结果码NO CARRIER。一旦检测到载波信号，调制解调器送回结果码CONNECT，进入联机状态，即可与远方系统通信。



图6-27 MCS-51单片机与调制解调器连接线路

4．MCS-51单片机串行接口和调制解调器之间通信

（1）MCS-51单片机与调制解调器之间连接线路 MCS-51单片机DB与调制解调器后面板接口之间的连接线路如图6-27所示。由图6-27可知：MCS-51单片机的9芯插座2针、3针分别与调制解调器25芯插座中的2针、3针相连；MCS-51单片机的数字地5针与调制解调器中的信号地7针相连。调制解调器的4针、5针、8针相连；6针和20针相连。

（2）波特率设置 为了实现与远方中央控制计算机正确可靠地通信，双方波特率必须一致。

MCS-51单片机系统波特率设置为2400，串口工作方式1，汇编语言程序如下：

MOV TMOD，#20H；定时器1工作，方式2

MOV TH1，#0F3H；装8位计数器常数

MOV TL1，#0F3H

SEATB TR1；允许定时器1工作

MOV SCON，#50H；串口按方式1工作，允许串行接收

MOV PCON，#80H，SMOD置位

（3）数据同步 MCS-51单片机虽然有串行输入口，串行输出口，但不具有RTS、CTS、DTR、TZC、RZC等标准RS-232C接口的握手信号线。

计算机一般串行口只有异步工作方式，在异步工作串行通信中，波特率的一致性是数据同步的保证，而帧同步只能靠几根握手控制线了。MCS-51单片机没有这些握手线，在波特率一致时，能保证单个字节传输正确，但无法保证大量数据接收正确，导致大量数据丢失，

标准分享网 www.bzfxw.com 免费下载

系统采用软件方法来达到同步。

当计算机发送一个字节或若干字节时，一方面计算机采用一定的延时，另一方面等待着MCS-51单片机接收正确的应答信号，该信号表示接收信号数据正确与否，又起到同步作用。

(4) MCS-51单片机和远方中央控制机之间的串行通信　MCS-51单片机系统用来采集现场的模拟量、开关量等、当发生越限时，通过调制解调器呼叫中央控制计算机的电话号码，联通之后，发出当前的告警状态；中央控制计算机通过调制解调器呼叫MCS-51单片机的电话号码，联通之后，调用MCS-51单片机串口中断程序，就可以知道当前的模拟量、开关量、设备号等数据。

正常工作状态时，中央控制计算机巡回调用现场中MCS-51单片机的串口中断程序，就可以得到所需的各种数据。

系统实际应用程序流程图如图6-28所示，单片机主程序流程图省略。下面解释一下图6-28b告警拨号中有关调制解调器的命令。



图6-28　系统实际应用程序流程图

a) 串口中断程序流程图

b) 告警拨号子程序

ATSO=3　选择开始应答前振铃数为3次

ATVO　结果以数字形式显示

AT$F　出厂缺省值

ATDT 6803412　以双音频方式呼叫假设电话号码为6803412的中央控制机的调制解调器。

选择等待载波/拨音的时间出厂值为50s。

通信协议规定使用ASCII码，为了中央计算机接收命令清晰，每条命令之后加CR。

第七章　应用系统抗干扰措施

在工业控制系统中，由于干扰的影响，轻则使控制精度下降，重则使系统控制失灵。因此，要设计、制造一个高精度、高稳定性的电子系统，除正确设计和精密加工之外，还必须使其系统具有足够的抑制干扰能力。有效的抑制措施，必须“对症下药”，才能收到良好的效果。如果盲目地使用抑制技术，则不会收到明显的效果，甚至造成相反的效果。为此，首先应该对干扰源有清楚的了解。然后再采取相应的抑制措施，才能取得良好的效果。

第一节　应用系统的主要干扰因素及抗干扰措施

一、干扰源简介

1. 外部干扰　外部干扰主要是指来自自然界的干扰以及人为的干扰。

(1) 自然干扰　自然干扰是指能对电子系统产生干扰的自然现象，如雷电、宇宙射线、太阳黑子的活动以及空间电离层的变化等。这种干扰主要影响通信设备等高频电子设备，对工业中用的电子系统，虽然有一定影响，但影响不大。

(2) 人为干扰　人为干扰主要是指各种电器设备所产生的电磁场，电火花造成的干扰。如电火花加热、电弧焊接、高频加热、晶闸管整流、开关电源等强电系统。这些干扰源主要通过供电电源，以及向周围产生电磁场来影响电子测量系统。

2. 内部干扰　内部干扰是指测量系统内部各元件产生的噪声。

3. 新的干扰源

(1) 速度高和频带宽的电路对其它电路来说，将成为宽频带干扰源，同时本身也易受干扰影响。

(2) 高灵敏度不单对信号敏感，对干扰噪声也同样敏感，所以原来不是干扰的电量也成为干扰源。

(3) 高密度化会使元件间的相互干扰增加，产生耦合干扰；

(4) 实现系统化的高级电子设备将使干扰引起的问题更加复杂。

二、干扰的传输方式

干扰源对应用系统产生不良影响应具备三个要素，即：干扰源、应用系统对干扰具有敏感的接收电路、干扰源与应用系统之间具有合适的传输方式——耦合。研究干扰的传输方式是干扰抑制技术的重要课题。在分析干扰问题时，首先应弄清楚干扰源是什么，系统中对干扰源敏感的电路及元件是什么，干扰源与应用系统耦合方式是什么。

1. 电容耦合（电场干扰）　由于在电子系统中存在着寄生电容，会使一条支路（或元件上）上的电荷通过寄生电容传送到另一条支路上，通常称这种传输方式为电容性耦合，也称为电场耦合。电容性耦合产生的干扰其实质是电场耦合，这种干扰是在干扰源与被干扰的对象之间没有直接联系下进行的，因此，不易被人们发现。

2. 互感耦合（磁场干扰）　根据电磁场理论可知，由金属导体组成的两个互相绝缘的回

标准分享网 www.bzfxw.com 免费下载

路之间的互感与下面因素有关，两个回路的形状、大小、周围媒质、导线材料的磁导率以及两个回路的相互位置、互感耦合的实质是磁场耦合。

3. 共阻抗耦合　共阻抗是指两个（或两个以上）电路所共有阻抗。共阻抗耦合是指当一个电路中的电流流过公共阻抗时，在阻抗上产生一定的压降，此时，共阻抗上的电压就是其它电路的干扰电压，其大小成正比于干扰源的电流与共阻抗的乘积。

共阻抗耦合干扰是电子系统中最常见、而又易被忽略的干扰。例如几个电路共用一个直流电源供电时，直流电源的内阻就是共阻抗，通过电源内阻抗产生共阻抗耦合干扰；在多级放大器中，各级放大级会通过地线电阻产生相互干扰。由于共阻抗耦合产生的干扰，轻则影响放大器的质量指标，重则产生自激振荡，使得电路无法正常工作。

三、干扰抑制技术

在分析了干扰的来源、性质、传递方式、耦合方式以及干扰是以何种形式，在什么位置影响放大器的工作后，才能正确选择合适的抑制技术。下面介绍一些抗干扰措施。

1. 屏蔽技术　屏蔽技术能够抑制电场、磁场的干扰，正确地使用屏蔽技术既能抑制干扰源对其它电子系统的影响，也能阻止干扰源进入系统内部。因此，屏蔽技术能用来防止干扰，也能用来阻断干扰。

2. 接地技术　选择合理的接地点是抑制干扰的重要措施。电缆屏蔽层或屏蔽罩（如机壳）都必须选择合适的接地点，才能有较强的抗干扰能力；为了防止共阻抗耦合产生的干扰，在印制电路板布线时也要选择合理的接地点；在实际测量中若同时使用多个仪器时，也要选择合理的接地点等等。如果接地不当，就会导致干扰，甚至造成测量仪器无法工作。由此可见，接地是一很重要的问题。

在电子装置中，有安全地、交流地、数字信号地、模拟信号地。为了防止电路中公共地线电阻引起干扰，采用一点接地。一点接地的方法是：把电路按其功能及信号强弱分为若干子电路，每个子电路在一点接地，然后把这些子电路的地线又在一点接地组成系统地。

3. 退耦电路　在用一个直流电源同时给若干电路供电时，为了避免直流电源内阻引起各电路之间互相干扰，应在每个电路的直流源进线与地线之间加退耦电路。通常采用RC退耦电路。其原理图如图7-1所示。由于电解电容在较高频率时呈电感特性，所以退耦电容常由二个电容并联组成。一个为电解电容，起低频退耦作用；另一个为小容量非电解电容（独石电容或瓷片电容），起高频退耦作用。



图 7-1　电源退耦滤波器

四、由输入端串入的干扰及其抑制技术

由输入端串入的干扰一般分为两大类，即共模干扰和差模干扰。干扰的性质不同采用的抑制方法也不同。差模干扰是指干扰源和有用信号源以电压的形式（或以电流的形式）串联（或并联）作用在电子系统的输入端，如图7-2所示，共模干扰是指干扰信号使电子系统两个输入端的电位相对于某一公共端一起变化，如图7-3所示。图中 U_n 表示干扰电压。

在实际电子系统中，差模干扰对电子系统的影响是显而易见的。由图7-2可见，放大器的输入信号为 U_n+E_s，因此差模信号直接影响接收电路的精度。图7-3给出共模干扰信号的等效电路，由图可知，共模信号似乎不会在接收电路的两个输入端产生电位差，因而也就不会影响接收电路的精度，但是由于实际电路的共模抑制比不会是无穷大，因而共模信号会



图 7-2　差模干扰信号等效电路



图 7-3　共模干扰信号等效电路

转化为差模信号。共模信号通常具有幅值大，耦合方式复杂等特点，所以共模干扰的影响更大，排除的难度也较大。

1. 差模干扰及其抑制技术　差模干扰又称串模干扰，常态干扰、横向干扰或正态干扰。引起差模干扰的原因很多，下面介绍两类差模干扰的形成及抑制技术。

(1) 场耦合的差模干扰　在本节前一部分介绍的电容耦合和互感耦合均属“场”耦合，它们均能产生差模干扰。下面通过一个实例说明场耦合引起差模干扰的原理。

用热电偶测量温度的方框图如图 7-4 所示。可认为热电偶、传输线及温度测量装置的输入电阻 R_i 组成一个单匝线圈。当传输线附近有大功率交流电气设备时，大功率电气设备附近必然产生交变的磁场，这个磁场穿过由热电偶传输线和输入电阻组成的单匝线圈时，产生出差模干扰电压 $U_n=\frac{d\varphi}{dt}$，(φ 是穿过单匝线圈的磁通量)。



图 7-4　交变磁场引起的差模干扰

(2) 路耦合的差模干扰　共阻耦合是属于“路”耦合干扰，它能引起差模干扰。下面通过一个实际例子说明“路”耦合形成差模干扰的原理。

共阻抗耦合引起差模干扰的例子如图 7-5 所示。图中，I_c 是通过滤波电容 C 的脉动电流，U_n 是 I_c 在 ba 段地线电阻上的压降。因为 U_n 与信号源 U_s 串联，所以 U_n 为差模干扰电压。

(3) 差模干扰的抑制技术　由上面可知，差模干扰和被测信号串联在一起，因而很难从线路中消除或抑制。必须消除产生差模的因素。采用三种抑制技术：



图 7-5　共阻抗耦合引起差模干扰

1) 输入滤波抑制技术　在放大器的输入端加一节或二节阻容滤波器能够有效地抑制差模干扰。根据信号的频宽决定滤波器的种类。例如，若信号为低频信号则选用低通滤波器，如图 7-6 所示。但由于低通滤波器具有一定的时间常数，使放大器的反应速度变慢。

2) 对输入信号求平均值　这种方法可用积分形 A/D 转换器来实现。只能用来处理变化非常缓慢的信号。

3) 采用双绞屏蔽线作为传输线　双绞屏蔽线具有两个重要特点：其一是对空间电磁干

标准分享网 www.bzfxw.com 免费下载

扰有较强的抑制能力；其二是两线的间距很小，且两线对干扰源的距离基本相等，所以可以认为屏蔽线的分布电容相等，即两线对屏蔽网的阻抗近似相等，这对提高共模抑制比大有好处。



图 7-6　放大器的输入回路

2. 共模干扰及其抑制技术　共模干扰又称纵向干扰、同相干扰和共态干扰。产生共模干扰原因很多，下面讲述几种常见共模干扰：

（1）两点接地产生的共模干扰　在工业现场测量时，传感器与测量系统往往相距较远，一般为几十米到上千米。通常用屏蔽线把传感器的信号传送到测量系统。由于传感器的接地点（称为远端地）和测量系统的接地点（称之为近端地）有较高的电位差，电位差可能是交流、直流、亦可能交直流并存的电位差，它的大小及性质与现场环境、接地情况以及两地间的距离远近等因素有关。此电位差可能为几伏到上百伏。该电位差同时作用在前置放大器的两个输入端，形成共模干扰。

（2）桥式传感器引起的共模干扰　在许多测量场合下，用电阻传感元件或应变传感元件，这时的传感器常用桥式传感器，如图 7-7 所示。图中，电桥的供电电压 E_C 通过桥臂电阻产生共模干扰。由图可知，供电电压 E_C 在放大器的输入端产生的共模电压为$\frac{1}{2}E_C$，若放大器的地必须和传感器地相连时，共模电压全部作用于放大器的输入端。若放大器的最大输入共模电压为 U_{cmax}时，则 $E_C \leqslant 2U_{cmax}$。一般说来，给桥供电电源是比较稳定的，因此由 E_C 引起的共模干扰能用调零方法来抑制。

（3）共模干扰的抑制技术

1）采用双端对称输入；

2）采用浮地输入。

浮地又称浮置、浮空、浮接，它是指测量放大器公共线（即模拟信号地）不接机壳或大地，使得测量电路与机壳或大地之间无直流联系。这样可使共模电流大大减小，从而显著地提高共模抑制能力。



图 7-7　桥压源形成共模电压

五、由工频电源变压器串入的干扰及其抑制技术

一般放大器的直流电源是由 50Hz 的交流电经工频变压器、整流、滤波和稳压后得到的，无频蔽的工频电源变压器是工频干扰的主要来源及其传输电网中高频干扰的主要通道。通常交流电网的干扰有：①当交流电网上的负载突变时（例如大功率电动机的起动与制动）会在交流电网上产生高频脉冲干扰，其幅值可达 500～1000V；②交流电的传输线一般很长，极易接收空间的高频信号；③工频干扰。放大器往往用金属外壳屏蔽起来，以防止电磁场干扰，工频变压器却安装在金属外壳内，且交流馈线直接与电网相连，从而使电网络的干扰直接进入放大器的内部，这样就破坏了屏蔽罩的完整性。同时由于工频电源变压器的一次、二次侧之间存在着寄生电容，电网的干扰会通过分布电容直接耦合到变压器的二次侧，考虑到放大器与地之间存在的分布电容，这样就构成了对放大器的高频干扰。

由上述分析可知，电源馈线上传导来的干扰既有共模干扰也有差模干扰。屏蔽法只能消除共模干扰，而对差模信号却无能为力。

1. 差模干扰的抑制技术　采用对称滤波器抑制差模干扰，如图 7-8 所示。在图中电感 L（包括 L_1 和 L_2）与电容 C（即为 C_1，C_2）组成低通滤波器，因此，对高频差模干扰有良好的抑制作用。一般取 L 为几 mH 至几十 mH，C 为几千 pF。由于这种低通滤波器的上限截止频率 $\omega_L=\frac{1}{\sqrt{LC}}$，$\omega_L$ 也是 LC 串联谐振的谐振频率。为了防止谐振，且使低频信号顺利通过，应使 ω_L 远大于信号的上限频率，且远少于高频干扰的下限频率。



图 7-8　电网的抗干扰措施

图中还给出了对称滤波器与系统的实际接线方式。电网 220V，通过串联的带铁心的线圈 L_1、L_2 和 C_1、C_2 接到系统的工频变压器的一次侧。滤波器具有屏蔽罩，C_1、C_2 电容的连接点，屏蔽罩以及系统中工频变压器的一次侧屏蔽层与电网中线地 G 相连。为了减少滤波器引线的耦合，滤波器的输入引线①、②、③和输出引线④、⑤应该完全分开。为了提高高频滤波效果，应注意如下问题：$C_1=C_2$，且 C_1、C_2 为无感电容；$L_1=L_2$，用高频磁心（如铁淦氧棒或环）绕制电感并且保证在大电流通过时不产生饱和，线圈应保证耐压在 500V 以上。如果滤波器设计及使用合理，可以抑制 500～1000V、脉宽为 100～500ns 的脉冲干扰。

2. 共模干扰的抑制技术　在智能仪器中，常采用开关电源供电。由于开关电源通常不使用工频变压器，这会使电网中的共模干扰直接进入仪器，造成很严重的干扰。同时由于开关电源工作在脉冲状态也会产生共模干扰电压污染电网。因此，对于开关电源，除要采用对称滤波器消除其差模干扰还要用巴伦滤波器去抑制共模干扰。

巴伦滤波器又称为电网滤波器，如图 7-9 所示。电网滤波器由高频电感 L，电容 C_1、



图 7-9　电网滤波器

C_2、C_3 组成。高频电感的制作方法是：在高磁导率的铁心上，采用双线并绕，而且适当加大匝间距离，以减少分布电容，提高频率特性。滤波器的工作原理是：共模干扰电压在电感 L 上产生的干扰电流为同方向，由于两个线圈的互感作用，使其电感呈高阻抗，阻止共模干扰传输，电容 C_1、C_2 为共模干扰提供了低阻抗通路，其中点接地加强了滤波效果；但是对差模信号，由于互感作用，使电感 L 的阻抗为零，即差模信号可以顺利地通过电网滤波器。通常 L 为几十 μH，C_1、C_2、C_3 为几千 pF 到零点几 μF。电网滤波器应装在封闭的磁屏蔽盒内。

标准分享网 www.bzfxw.com 免费下载

第二节　印制电路板制作过程抗干扰方案

印制电路板（Printed Circuits Board，简称 PCB）是将电子线路印制在一基板上，一个理论上设计良好的电路，必须有合理的布局，才能使电路在实体组合后达到稳定而可靠的工作。所以，印制电路板设计与电路设计具有同等重要的意义。

一个设计精良的印制电路板必须满足如下要求：保证电路的电气特性；结构合理。为了设计出合理的 PCB，设计者必须充分熟悉电路的工作原理、元件的性能、排版中抗干扰措施以及工艺等。在本节里，只讲述与印制电路板设计过程中抗干扰措施有关的内容。有以下三个因素之一的要特别注意抗干扰问题：

1）微处理器时钟频率特别高的，总线周期特快的系统；

2）系统中含有大功率大电流驱动电路的，如产生火花的继电器、大电流开关等。

3）含有微弱模拟信号电路以及高精度 A/D 变换器的系统。

一、板内地线设计

印制线路板内地线应在保证各级能正常工作的前提下，尽量减少各级之间的共阻抗干扰。同时板内的地线与整机地线相连。

板内地线设计应根据电路的工作状态和数量来布局。当板内的子电路数量较多时，地线的布局应满足如下要求：

1）各子电路的地线应分开设置，不要采用就近接地。必要时，各级电路可单独接地。

2）为了消除各部分的公共地线段，应合理设置板内地线的引出点。

下面举例说明，如图 7-10 所示。板内有 4 个子电路，地线有三种布局方式，分别如图 a、b、c 所示。图 a 采用了环形公共地线，各子电路的地线在这个环形地线的不同部分就近接地，这是一种不合理的布局。这样布局方式因地线在板内所占的面积较大，会使板内元件排列不均匀，且板内空间的利用率也不高。更重要的是，这种布局的电特性极差。环形地线随着板内子电路的增多，工作电流变大，会导致严重的共阻抗干扰。环形地线也可以看成一个单匝的线圈，因此它会接收空间交变磁场而产生电磁干扰，同时若地线内流过的电流为高频大电流时，环形地线又变成一个环形天线，向周围空间产生辐射干扰。图 b 给出的是串联地线布局方式，这种布局也会造成共阻干扰。因此也是一种不合理的布局，图 c 是一种合理地线布局方式。板内各子电路地线采用并联式一点接地，因而消除了共阻抗干扰。



图 7-10　板内的三种地线布局图

在设计板内地线的实际布局时，应根据电路的不同要求采用不同的布线方式，方法有：

1. 并联分路式　并联分路式是指板内各子电路的地线分别设置，各子电路的地线采用并联方式在一点接地。在选择总的接地点时，应根据板内地线的分布统筹安排，各子电路的地线到总接地点的距离要尽可能短；要求小信号地线距总接地点最近。一旦确定了总的接地点，就不要随意改动。

在数字电路中，板内元件较多，电路中有大量的触发器和门电路，它们在工作时既能产生较大尖峰脉冲电流又易受到干扰的影响，因此应合理安排地线。通常按级、按工作状态或

按集成块分别设置地线。在实际安排地线分路时，分路的数目过多会使排版困难，造成印制板的空间利用率下降，同时不该分的地方将地线分开反而会引起干扰；地线分的过少，在合用地线上又会产生共阻抗干扰。

2. 汇流条式　在使用数字集成电路较多的电路中，通常采用汇流条作为板内地线。汇流条可用0.3~0.5mm的铜箔板，在冲压加工后再进行镀银处理。汇流条可以是双层或多层形式，在多层汇流条中除地线以外，可以同时用于多组电源供电。汇流条装在元件面上，各引出端通过印制板的穿孔接入焊接面，与各印制导线连通。汇流条特别适合于高速开关电路。

3. 大面积覆盖接地　在高频（如20~30MHz以上）电路和高速数字电路中，板内的地线应采用大面积覆盖的接地方式，而不能采用条形地线。当板内导线较多时，为了防止其它导线切断地线面影响接地效果，可采用双面印制电路板，其中一面作地线。

采用大面积接地布局，要防止各接地元件形成本级的共阻抗干扰。因而对各级元件布设尽量以本级的晶体管、集成块为中心，元件按级集中布局，并在本级元件的中心部位设立接地区域。板内各级（或各部分）位置，应以电路信号的走向依次布局，不能乱跳、隔级或迂回布设，且板内地线不能形成环路。板内地线的引出点应放在距低电平电路接地点最近的地方。

二、元件排列布置问题

元件在印制线路板上排列的位置要充分考虑到电磁抗干扰问题，原则之一是各部件的引线要尽量短。在布局上，要把模拟信号部分、高速数字电路部分、噪声源部分（继电器、大电流开关）这三部分合理地分开，使相互间的信号耦合减小到最小。

三、用好去耦电容

好的高频去耦电容可以除去高至1GHz的高频成分。陶瓷片电容或多层陶瓷电容高频特性比较好。设计印制电路板时，每个集成电路的电源、地之间都要加一个去耦电容。

这个去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能量；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。而这种电容由于本身结构的特点以及有一段引脚，免不了有分布电感。这个分布电感的典型值是5nH。即使是表面封装的去耦电容也免不了有分布电感。0.1μF的去耦电容有5nH分布电感，它的并行共振频率大约有7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。

1nF、10nF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。在电源一进入印制电路板的地方加一个1nF或10nF的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。

每10片左右集成电路要加一片充放电电容，或称蓄能电容，电容可选10μF左右。最好不要用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。

去耦电容值的选用并不严格，可按 $C=\frac{1}{F}$ 选用，即10MHz取0.1μF，100MHz取0.01μF。

四、降低噪声与电解干扰的经验

1）时钟产生器尽量靠近用到该时钟的器件。石英晶体振荡器外壳要接地；

标准分享网 www.bzfxw.com 免费下载

2）尽量让时钟回路周围电场趋近于零。用地线将时钟区圈起来，时钟线要尽量短；

3）I/O驱动电路尽量靠近印制电路板边。对进入印制电路板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法减小信号传输反射。

4）MCU无用端要接高、接地、或定义成输出端。集成电路上该电源、地的端都要接，不要悬空。

5）闲置不用的门电路输入端不要悬空，闲置不用的运算放大器正输入端要接地、负输入端要接输出端。

6）尽量使用45°折线而不要用90°折线布线以减小高频信号对外的发射与耦合。

7）在印制电路板上按频率和电流特性分区，噪声元件与非噪声元件要距离再远一些。

8）单面板或双面板用单点接电源和单点接地。电源线、地线尽量粗。

9）时钟、总线、片选信号要远离I/O线和接插件。

10）模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟线。

11）对于A/D类器件，数字电路与模拟电路部分宁可绕一下也不要交叉。

12）时钟线垂直于I/O线比平行于I/O线干扰小，时钟元件引脚远离I/O电缆。

13）关键的线要尽量粗，并在两边加保护地，高速线要短要直。

14）对噪声敏感线不要与大电流、高速开关线平行。

15）石英晶振下面和对噪声特别敏感的器件下面不要走线。

16）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。

17）尽量不用IC插座，将集成电路直接焊在印制线路板上，特别是性能高的模拟电路器件和数字、模拟混合的集成电路。

第三节　微机系统软件抗干扰措施

要使微机系统正常工作，除了上两节采取的抗干扰措施外，在软件上也要采取一定的抗干扰措施。在这一节中，将重点介绍几种提高软件可靠性的方法。

一、数字滤波

在工业过程控制系统中，由于被控对象的环境比较恶劣，干扰源比较多，为了提高可靠性，则常采用数字滤波的方法。

所谓数字滤波，即通过一定的计算程序，对采样信号进行平滑加工，提高其有用信号，消除或减少各种干扰和噪声，以保证微机系统的可靠性。

1. 程序判断滤波　程序判断滤波的方法，是根据生产经验，确定两次采样输入信号可能出现的最大偏差。若超过此偏差值，则表明该输入信号是干扰信号，应该去掉；若小于此偏差值，可将信号作为本次采样值。

当采样信号由于随机干扰，如大功率用电设备的启动或停止，造成电流的尖峰干扰或误检测，以及变送器不稳定而引起的严重失真等，可用程序判断法进行滤波。

程序判断滤波根据滤波方法的不同，可分为限幅滤波和限速滤波。

（1）限幅滤波　限幅滤波的作法是把两次相邻的采样值相减，求出其增量（以绝对值表示），然后与两次采样值允许的最大偏差值ΔY进行比较，若小于或等于ΔY，则取本次采样值；若大于ΔY，则仍取上次采样值作为本次采样值，即：

$|Y(K)-Y(K-1)|\leqslant\Delta Y$,则 $Y(K)=Y(K)$,取本次采样值

$|Y(K)-Y(K-1)|>\Delta Y$,则 $Y(K)=Y(K-1)$,取上次采样值

式中 $Y(K)$——第 K 次采样值;

$Y(K-1)$——第 K-1 次采样值;

ΔY——相邻两次采样值所允许的最大偏差，其大小取决于采样周期及 Y 值的变化动态响应。

这种程序滤波方法，主要用于变化比较缓慢的参数，如温度、物理位置等测量系统。使用时关键问题是最大允许误差 ΔY 的选取，ΔY 太大，各种干扰信号将“乘机而入”，使系统误差增大；ΔY 太小，又会使某些有用信号被“拒之门外”，使计算机采样效率变低。因此，门限值 ΔY 的选取是非常重要的。通常可根据经验数据获得，必要时，也可由实验得出。

(2) 限速滤波　限速滤波最多可用三次采样值来决定采样结果。其方法是，当 $|Y(2)-Y(1)|>\Delta Y$ 时,不像限幅滤波那样,用 $Y(1)$ 作为本次采样值,而是再采样一次,取得 $Y(3)$,然后根据 $|Y(3)-Y(2)|$ 与 ΔY 的大小关系来决定本次采样值。其具体判别式如下。

当 $|Y(2)-Y(1)|\leqslant\Delta Y$ 时,$Y(2)$ 输入计算机

当 $|Y(2)-Y(1)|>\Delta Y$ 时,$Y(2)$ 不采用,但仍保留,继续采样取得 $Y(3)$

当 $|Y(3)-Y(2)|\leqslant\Delta Y$ 时,$Y(3)$ 输入计算机

当 $|Y(3)-Y(2)|>\Delta Y$ 时,则取 $\frac{Y(2)+Y(3)}{2}$ 输入计算机

限速滤波是一种折衷的方法,既照顾了采样的实时性,又顾及了采样值变化的连续性。在实际使用中,可用 $[|Y(1)-Y(2)|+|Y(2)-Y(3)|]/2$ 取代 ΔY，这样也可基本保持限速滤波的特性，虽增加一步运算，但灵活性大为提高。

2. 中值滤波　所谓中值滤波是对某一参数连续采样 n 次，然后把 n 次的采样值从小到大，或从大到小排队，再取中间值作为本次采样值。

中值滤波对于去掉由于偶然因素引起的波动或采样器不稳定而造成的误差所引起的脉动干扰比较有效。若变量变化比较缓慢，采用中值滤波效果比较好，但对快速变化过程的参数如流量，则不宜采用。

3. 算术平均值滤波　算术平均值法滤波把一个采样周期内 N 次采样值相加，然后再除以采样次数 N，便得到该采样周期的采样值。

算术平均值滤波主要用于对压力、流量等周期脉动的采样值进行平滑加工，但对脉冲性干扰的平滑作用尚不理想。采样次数 N，取决于平滑度和灵敏度。随着 N 值的增大，平滑度将提高，灵敏度降低。

二、设立软件陷阱

单片机控制系统的程序是一步一步进行操作的。所谓程序失控，是指单片机偏离预定的执行过程，从而使程序无法完成原设定任务。造成程序失控的原因并非程序本身的设计问题，而是由于外部的干扰或机器内部硬件瞬间故障，使得程序计数器偏离了原定的值。

为了防止上述情况发生，在软件设计时，可采用设立陷阱的方法加以克服。

对 MCS-51 单片机来说，具体作法是，在 ROM 或 EPROM 中，每隔一些指令，把连续的几个单元置成“00”(空操作)。这样，当出现程序失控时只要失控的单片机进入这众多的软件陷阱中的任何一个，都会被捕获，连续进行几个空操作。执行这些空操作后，程序自动

标准分享网 www.bzfxw.com 免费下载

恢复正常，继续执行后面的程序。这种方法虽然浪费一些内存单元，但可以保证程序不会跑飞掉。这种方法对用户是不透明的，亦即用户根本感觉不到程序是否发生错误操作。

三、时间监视器

在控制系统中，采用设立软件陷阱的办法只能在一定程度上解决程序失控的问题，但是并非任何时候都有效。因为只有当失控的程序撞上这些陷阱，即程序控制转入到布满陷阱的内存区才能被捕获。但是，失控的程序并不总是会进入陷阱区的，比如程序的死循环就是如此。所谓的死循环，就是由于某种原因使程序陷入某个应用程序或中断服务程序中做无休止的循环。这样，CPU 及其它系统资源被其占用而使别的任务程序都无法执行。也就是说，死循环会使程序失去正常控制，但它不会使程序控制转入陷阱区（陷阱区都是系统未使用的内存区），因而软件陷阱无法捕捉到它。

为了防止程序陷入死循环，经常采用一种时间监视器，用以监视程序的正常运行。

时间监视器由两个计数器组成，计数器靠系统时钟（或分频后的脉冲信号）进行计数。当计数器计满时，将由计数器产生一个复位信号强迫系统复位，使系统重新执行程序。在正常情况下，每隔一定的时间（根据系统应用程序执行的长短来确定），程序使计数器清零。这样计数器就不会计满，因而不会产生复位。但是，如果程序运行不正常，例如陷入死循环等，计数器将会计满而产生溢出，此溢出信号用来产生复位信号，使程序重新开始启动。如此，便可以消除外部对程序的干扰。

四、输入/输出软件抗干扰措施

在微处理器控制系统中，过程控制需要频繁读入数据或状态，而且要不断地发出各种控制命令到执行机构，如继电器、电磁阀及调节阀等执行机构。为了提高输入/输出的可靠性，在软件上也要采取相应措施。

1. 对于开关量的输入，为了确保信息正确无误，在软件上可采取多次读入的方法（至少读两次），认为无误后再进行输入，如图 7-11 所示。开关量输出时，应将输回量回读（这要有硬件配合），以便进行比较，确认无误后再输出。当计算机输出开关量控制阀门、继电器等执行机构动作时，为了防止这些机构由于外界的干扰而误动作，比如已关的阀门、已吸合的继电器触点可能中途打开，已开的阀门、已断开的继电器触点，可能中途突然关闭，对付这些误动作，可以在应用程序中每隔一段时间发出一次输出命令，不断地关闸门或者开闸门。这样，就可以较好地消除由于干扰而引起的误动作（开或关）。



图 7-11　多次读入流程图

当计算机读入按钮及开关状态时，由于机械触点的抖动，可能造成读入错误，消除这种干扰除通过硬件防止抖动外（见图 7-11），也可采用软件延时程序。

2. 软件冗余。在条件控制中，对于条件控制的一次采样、处理、控制输出，改为循环地采样、处理、控制输出。这种方法对于惯性放大器系统具有很好的抗偶然干扰作用。

3. 某些控制系统中，对于可能酿成重大事故的输出控制，要有充分的人工干预措施。例如，在中央控制室设一脱机按钮，以解除计算机控制。这样，一方面使已放出的信号和现场脱离，另一方面，则向计算机输入一个“脱机”控制字，使计算机停止对现场的控制，而

只能采集现场的数据。但要求能使用键命令恢复控制。

4. 计算机输出一个控制命令时，相应的执行机构便会工作。但在执行机构动作的瞬间，往往伴随着火花、电弧等干扰信号，这些干扰信号有时会通过公共线路返回接口中，改变状态寄存器的内容，因而使系统产生误动作。再者，当命令发出后，程序立即转移到检测返回信号的程序段。一般执行机构动作时间较长（从几十毫秒到几秒不等），在这段时间内也会产生干扰。

为了防止这种现象发生，可以采用一种所谓软件保护的方法。其基本思想是，输出命令发出后，立即修改状态输出表。执行机构动作前，程序已调用此保护程序。该保护程序不断地把输出状态表的内容传输到各输出接口中的端口寄存器中，以维持正确的输出控制。在这种情况下，虽然有时执行机构的动作有可能破坏状态寄存器的内容，但由于不断地执行保护程序，而使得状态寄存器的内容不变，从而达到正确控制的目的。

五、指令复执技术

所谓指令复执，是指在程序执行过程中，一旦发现错误，就重新执行被干扰的现行指令若干次。如果故障是瞬间的，在指令复执后，有可能不再出现。这样原来的程序又可正常运行。如并口、串口、定时器是计算机应用系统中的关键部位，如果它们的初始状态发生了变化，系统就会偏离正常的运行。因此，可采用指令复执的办法，多次对它们初始化。这项工作可以放在中断服务程序中进行，也可以放在访问这些输入输出设备之前进行。

指令复执的次数是没有规定的，一般可采用次数控制和时间控制两种方法加以控制。所谓次数控制是指规定一个次数，如果在规定次数内，故障消失，则复执成功，否则复执失败。所谓时间控制是指规定指令复执时间，如果在规定时间内，故障消失，则复执成功，否则复执失败。

如果指令复执失败，则程序员可以根据出错信号在什么指令上发生的，而诊断出故障之所在，或调用诊断程序来帮助找出故障的位置。

六、程序卷回技术

程序卷回不是某一条指令的重复执行，而是一小段程序的重复执行。这里一个很重要的问题是保护现场。这些现场的范围要比指令复执广一些，它包括当前一小段程序所牵涉到的现场。保护现场的方法可以采取如下形式：

先将程序分成一些小段，卷回时也卷回一小段，而不是程序的起点。在第 n 段之末，将当时各寄存器、指令计数器及其它计数器的内容移入内存，并将内存中被第 n 段所更改的单元在内存中另行保存起来。如果在第 n 段中未出现问题，则将第 n 段的现场存档，注销第 n－1的存档，依次类推。如果在 n＋1 段出错，就把第 n 段的档案送回到机器的各有关部分，然后从第 n＋1 段的起点重复执行第 n＋1 段程序，这就是卷回的主要内容。如果卷回一次不能解决问题，可卷回多次，直到故障消除或判断故障不能消除为止。

分段可长可短，要视中间的结果多少而定。中间结果多，分段可分得短一些，反之，分段可以长一些。

标准分享网 www.bzfxw.com 免费下载

第八章　集成电路识图方法

具体的实际应用系统往往比较复杂，一般要经过总体的研究、多方面知识的融合及多种方法的采用，才能大致读懂其工作原理及信号之间的控制机制，以达到对电路的理解。这样应用起来才能得心应手，并取得更好的应用效果。

第一节　应用系统构成

一个具体的应用系统构成常常包含了很多不同的集成电路、不同的元器件、不同功能的电路板。因此在对集成电路部分读图前，应首先对系统功能及构成有个总体的了解。我们可以将一个系统按由小到大、由简到繁的顺序分为以下几个层次：单元电路、功能电路、板块电路、整个系统电路。

一、单元电路

单元电路是整个应用系统的最基本组成部分。一般由各种分立元件或以某一集成电路芯片为核心组成的简单电路，完成某一基本功能（如信号变换、信号传输等）。如为分立元件电路，应分析其在电路中的作用、工作原理、输入输出特性等。如为集成电路，应注意了解该电路的功能、特点、特性参数、输入输出信号作用关系，以及在本应用系统中有何主要作用，对整个系统的性能有何影响。应力求对每个单元电路尽量多、尽量细地掌握其各种特性。但有些集成电路其内在的结构及工作原理却不易掌握，这些可以不用过多地耗费时间，只要能对其外特性、功能及信号变换规律有全面的了解即可进行其它部分的分析。

二、功能电路

功能电路是由一个或若干个单元电路组成的。可以完成某一特定功能（如测控系统的输入通道、手机的信号接收部分等）的电路。它相当于整个系统的一个子系统，或从控制系统角度来看，相当于一个环节。如果该功能电路是由集成电路等组成，它可能包含多块集成电路芯片（如测控系统的输入通道可能包含了以下几部分功能的芯片：传感器、信号放大、信号转换、信号传输、信号隔离、采样保持等）。因此功能电路是整个系统的各部分功能的核心。整个系统可以理解为由各功能电路按信号的不同作用关系组织起来的。所以必须清楚地了解该部分的输入输出特性，这样才能对整个系统有更深入的理解。

三、板块电路

板块电路是应用系统为了生产或组装及更换维修方便，将整个系统分成几个功能模块，是以每个单独的电路板的形式，按一定方式装配连接成一体。每个板块电路可能由一个或几个功能电路组成，也有可能一个功能电路由一个或几个板块组成；板块电路与功能电路没有谁包含谁的概念，只是从不同角度分析、设计系统更方便而已。但一般作为设计、生产的实用系统往往将每个板块电路都形成了单独的电路图，在电路图和实际系统上都是以接插件的形式，将各板块电路连成一体。

四、整个系统电路

整个系统电路可以从结构角度看，是由一个或多个板块电路构成；也可以从功能角度看是一个或多个功能模块电路构成。从哪个角度来看整个系统电路都可以，关键是通过读整个系统电路，必须看清楚构成整个系统各部分之间信号的相互作用关系，进一步理解整个系统工作原理及应用特性。

针对一个实际系统，我们可以由小到大的分析，即由单元电路→功能电路→板块电路→整个系统电路；也可由大到小，即先大致了解一下整个系统，再具体地详细读解每个部分的工作情况。即分析的思路不要僵化，应灵活掌握。而且一个实际系统也往往要经过几次，由小到大，再由大到小的反复读解之后，才会更多地理解其设计的思路、系统的特性及其它一些需读懂的内容。

第二节　集成电路识图

集成电路原理图是集成电路各图形表示法中最重要的一种图示法，该图对集成电路的原理揭示得最详尽。按前一节讲述，我们可根据应用系统规模大小的不同，将实际应用系统分解成几个大小不同的层次，根据我们已掌握的资料、图样、数据情况不同，可以采用不同的分析顺序，对应用系统进行分析。

针对实际的应用系统、有的系统已知的资料可能非常详细，有的系统可能一无所知，甚至连一点文字材料都没有，只有一个实际的装置或系统。资料详细的系统分析起来方便省力，没有文字材料的系统分析起来难度非常大。以下，按两种情况介绍一下分析电路原理的大致思路及方法。

一、确定系统的分析

确定系统是指应用系统的集成电路原理图及相应资料确定已知的系统。针对这类系统，分析的方法很多，在此介绍一种比较实用的系统识图分析方法。即采用先将比较复杂的应用系统按功能及电路板分解，分解一个个小的单元电路，对各小单元比较、分析清楚后，再组合到各电路板及各功能电路的分析中，然后将各部分的分析结果综合到整个应用系统总体的分析中，也就是采用先由繁到简，再由简到繁的分析方法。

1. 总体及各组成部分的分解分析　对确定的应用系统，一般应用系统的电路原理图、电路印制电路板图、各组成系统的电路板之间的连接关系、整个系统构成的元器件清单等资料都是已知的。这样，我们就可以首先对这些已知的资料大致浏览一下。首先了解一下整个应用系统由哪几块电路板构成，或由哪些功能电路构成，各部分之间有哪些连接，信号如何传输及信号之间作用关系如何。如果想了解以上情况，一般是采用将电路原理图、电路印制板图、板间连线图等几张图结合在一起进行分析。有时也可以结合应用系统的使用说明书及功能特点的有关介绍等资料。有了这些分析后，就对整个应用系统有了大致的了解。

从总体上对应用系统大致了解，将应用系统分成几个部分后，为了更清晰、准确地理解电路的工作情况，应将应用系统的总体框图及各部分的框图分别画出来。此时，由于对系统了解的信息有限，在画各部框图时，只要大致能描绘出各部分框图的信号作用关系就可以了，不可能要求此时画出的框图十分精确。有了这些框图，就可直观地反映出各部分电路的大概的功能，反映出信号的传输、变换及相互作用过程，也对电路的结构类型有了一定的了

标准分享网 www.bzfxw.com 免费下载

解，同时也能反映出各级电路或各块电路板之间的关系，即反映了整个应用系统信号的来龙去脉。框图是对具体应用电路的一种抽象描述。一个具体的应用电路，根据希望突出的内容的不同，框图有时可能画得很简单，有时也可能画得很繁琐，即同一个具体电路，框图的描述形式可能不唯一。有了框图，将对识读系统电路原理图的更加深入打下良好的基础。

有了框图，了解了各电路板之间及各功能电路之间信号的关系，下一步就应详细地分析每块集成电路板或每个功能电路的工作原理。而各电路板块或各功能块一般都是以一片或几片超大规模集成电路为核心构成的电路。分析电路工作原理的关键是抓住这些起主要作用的集成电路，以其为核心、为突破口，进一步进行详细分析，该过程也就是对以集成电路为核心，外配一定数量的接口芯片及外围电路的单元集成电路的分析。

在分析这类单元集成电路时，首先须要确定所使用的这些集成电路的型号，通过查阅有关集成电路手册，搞清楚这些集成电路的基本功能。这是识读集成电路至关重要的一步。如果连主要核心的集成电路功能确定不清楚，将无法准确地掌握电路的工作原理。查找、确认集成电路芯片很困难，可以采用通过集成电路芯片表面的一些有关信息，如制造厂商的厂商标记及集成电路芯片型号前缀标记，首先确认该芯片是哪个集成电路制造厂商生产的，然后再确定该厂商的有关联系方式及该厂商的器件手册等资料。图 8-1 为国外一些比较著名的集成电路厂商的厂商标记符号、表 8-1 为国外集成电路芯片前缀符号对应的厂商名称及厂商的国际互联网网址。通过互联网这种信息查询方式来寻找、确认集成电路的详细资料将是以后十分重要的技术手段，表 8-1 给出的信息，也只是近年来的一般统计情况，内容不很全面，供参考。

图 8-1　国外部分集成电路厂商标记

表 8-1　集成电路型号前缀与厂商对照表

集成电路型号前缀	对应生产该系列电路的厂商	国际互联网网址
AC	TEXAS INSTRUMENTS TZ(美国德克萨斯仪器公司)	http://www.ti.com
AD	ANALOG DEVICES(美国模拟器件公司)	http://www.analog.com
AN	PANASONIC(日本松下电器公司)	http://www.panasonic.com
BX	SONY(日本索尼公司)	http://www.sony.com
CA	RCA(美国无线电公司)	http://www.semiconductors.philips.com
	PHILIPS(荷兰飞利浦公司)	
CD	FAIRCHILD(美国仙童公司)	http://www.fairchildsemi.com
	RCA(美国无线电公司)	
CT	SONY(日本索尼公司)	http://www.sony.com
CX		
CXA		
CXD		
EA	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
EEA	THOMSON-CSF(法国汤姆逊半导体公司)	http://www.thomson.com
EF		
EFB	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
ESM	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
F	FAIRCHILD(美国仙童公司)	http://www.fairchildsemi.com
FCM		
HA	HITACHI(日本日立公司)	http://semiconductor.hitachi.com
HD		
HEF	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
HM,HZ	HITACHI(日本日立公司)	http://semiconductor.hitachi.com
KA,KB	SAMSUNG(韩国三星电子公司)	http://www.sec.samsung.com
KC	SONY(日本索尼公司)	http://www.sony.com
LF	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
LF	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
LH	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
LH LK	SHARP[日本夏普(声宝)公司]	http://www.sharp.com
LM	SANYO(日本三洋电气公司)	http://www.sanyo.com
LM	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
LM	SIGNETICS(美国西格尼蒂公司)	http://www.spt.com
LM	FAIRCILD(美国仙童公司)	http://www.fairchildsemi.com
LM	SGS-ATES SEMICONDUCTOR(意大利 SGS-亚特斯半导体公司)	http://www.st.com
LM	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
LM	MOTOROLA(美国摩托罗拉半导体产品公司)	http://www.motorola.com
LM	SAMSUNG(韩国三星电子公司)	http://www.sec.samsung.com
LP	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
MA	ANALOG SYSTEMS(美国模拟系统公司)	http://www.analog.com
MAX	(美国)美信集成产品公司	http://www.maxim-ic.com
MB	FUJITSU(日本富士通公司)	http://www.fujitsu.com
MBM	FUJITSU(日本富士通公司)	http://www.fujitsu.com
MC	MOTOROLA(美国摩托罗拉半导体产品公司)	http://www.motorola.com
MC	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
MC	ANALOG SYSTEMS(美国模拟系统公司)	http://www.analog.com
ML	MITEL SEMICONDUCTOR(加拿大米特尔半导体公司)	http://www.mitelsemi.com

标准分享网 www.bzfxw.com 免费下载

（续）

集成电路型号前缀	对应生产该系列电路的厂商	国际互联网网址
MLM	MOTOROAL(美国摩托罗拉半导体产品公司)	http://www.motorola.com
MM	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
MN	PANASONIC(日本松下电器公司)	http://www.panasonic.com
S	SIEMENS(德国西门子公司)	http://www.siemens.com
S	AMERICAN MICRO SYSTEMS(美国微系统公司)	
SA	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
SAA	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
SAA	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
SAA	ITT(德国 ITT-半导体公司)	http://www.ittcannon.com
SAB	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
SAB	AEG-TELEFUNKEN(德国德律风根公司)	http://www.telefunken.de/engl
SAF	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
SAK	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
SAS	HITACHI(日本日立公司)	http://semiconductor.hitachi.com
SAS	AEG-TELEFUNKEN(德国德律风根公司)	http://www.telefunken.de/engl
SAS	SIEMENS(德国西门子公司)	http://www.siemens.com
SC	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
SE	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
SE	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
SG	SILICON GENERAL(美国通用硅片公司)	http://www.ssil.com
SG	MOTOROAL(美国摩托罗拉半导体产品公司)	http://www.motorola.com
SG	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
SH	FAIRCHILD(美国仙童公司)	http://www.fairchildsemi.com
SN	MOTOROAL(美国摩托罗拉半导体产品公司)	http://www.motorola.com
SN	TEXAS INSTRUMENTS(TI)(德国德克萨斯仪器公司)	http://www.ti.com
T	TOSHIBA(日本东芝公司)	http://www.toshiba.com
T	GENERAL INSTRUMENTS(GI)(美国通用仪器公司)	
TA	TOSHIBA(日本东芝公司)	http://www.toshiba.com
TAA	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
TAA	SIEMENS(德国西门子公司)	http://www.siemens.com
TAA	SGS-ATES SEMICONDUCTOR(意大利 SGS-亚特斯半导体公司)	http://www.st.com
TBA	FAIRCHILD(美国仙童公司)	http://www.fairchildsemi.com
TBA	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
TBA	SGS-ATES SEMICONDUCTOR(意大利 SGS-亚特斯半导体公司)	http://www.st.com
TBA	HITACHI(日本日立公司)	http://semiconductor.hitachi.com
TBA	NEC EIECTRON(日本电气公司)	http://www.nec-global.com
TBA	ITT(德国 ITT 半导体公司)	http://www.ittcannon.com
TBA	AEG-TELEFUNKEN(德国德律风根公司)	http://www.telefunken.de/engl
TBA	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
TBA	THOMSON-CSF(法国汤姆逊半导体公司)	http://www.thomson.com
TBA	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
TBA	MULLARD(英国麦拉迪公司)	
TC	TOSHIBA(日本东芝公司)	http://www.toshiba.com
TCA	ITT(德国 ITT 半导体公司)	http://www.ittcannon.com
TCA	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
TCA	SPRAGUE ELECTRIC(美国史普拉格电子公司)	
TCA	MOTOROAL(美国摩托罗拉半导体公司)	http://www.motorola.com

（续）

集成电路型号前缀	对应生产该系列电路的厂商	国际互联网网址
TDA	MOTOROLA(美国摩托罗拉半导体公司)	http://www.motorola.com
TDA	PRO ELECTRON(欧洲电子联盟)	
TDA	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
TDA	PLESSEY(英国普利西半导体公司)	
TDA	SIEMENS(德国西门子公司)	http://www.siemens.com
TDA	NEC ELECTRON(日本电气公司)	http://www.nec-global.com
TDA	AEG-TELEFUNKEN(德国德律风根公司)	http://www.telefunken.de/engl
TDA	ITT(德国 ITT 半导体公司)	http://www.itteannon.com
TDA	HITACHI(日本日立公司)	http://semiconductor.hitachi.com
TDA	SGS-ATES SEMICONDUCTOR(意大利-SGS 亚特斯半导体公司)	http://www.st.com
TL	TEXAS INSTRUMENTS(TI)(美国德克萨斯仪器公司)	http://www.toshiba.com
TL	MOTOROLA(美国摩托罗拉半导体产品公司)	http://www.motorola.com
TM	TOSHIBA(日本东芝公司)	http://www.toshiba.com
TMM	TOSHIBA(日本东芝公司)	http://www.toshiba.com
TMS	TEXAS INSTRUMENTS(TI)(美国德克萨斯仪器公司)	http://www.ti.com
TP	TEXAS INSTRUMENTS(TI)(美国德克萨斯仪器公司)	http://www.ti.com
TP	NATIONAL SEMICONDUCTOR(美国国家半导体公司)	http://www.national.com
TPA	SIEMENS(德国西门子公司)	http://www.siemens.com
TUA	SIEMENS(德国西门子公司)	http://www.siemens.com
U	AEG-TELEFUNKEN(德国德律风根公司)	http://www.telefunken.de/engl/in
UAA	SIEMENS(德国西门子公司)	http://www.siemens.com
UC	SOLITRON(美国索利特罗器件公司)	http://www.solitron.com
ULN	SPRAGUE EIECTRIC(美国史普拉格电子公司)	http://www.sharp.com
ULN	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
ULN	MOTOROLA(美国摩托罗拉半导体产品公司)	http://www.motorola.com
YM	YAMAHA(日本雅马哈公司)	http://www.yamaha.co.jp
μA	MOTOROLA(美国摩托罗拉半导体产品公司)	http://www.motorola.com
μA	SIGNETICS(美国西格尼蒂克公司)	http://www.spt.com
μA	PHILIPS(荷兰飞利浦公司)	http://www.semiconductors.philips.com
μA	FAIRCHILD(美国仙童公司)	http://www.fairchildsemi.com

通过查阅清楚所用的集成电路，很容易地可以确定其基本的使用功能、引脚定义说明、有关输入输出特性数据及曲线等信息。由于集成电路内部结构非常复杂，对于集成电路用户没有必要做太深入的详细研究，关键是掌握外部特性。但有些复杂一些的集成电路，厂商可能给用户提供内部结构框图，这对进一步了解信号在集成电路内部的传输及作用关系，掌握集成电路内部各组成部分的具体功能，以便与外部连接的元器件结合一起构造功能单元的框图。这样可以使得前面分析时，大致画的电路框图更详细、更具体，实现分析过程的粗线条化向详细分析的转化。

集成电路芯片的引脚定义、对外连接元器件的要求及应用功能对读者来说非常重要。针对于集成电路芯片，我们不仅要掌握管脚序号，还必须十分重视各个引脚的功能。集成电路芯片的引脚是内外电路联系的纽带，有些引脚对外接元器件有明确的要求，只有在外接元器件的配合下，该集成电路才能按希望的特性正常工作。同时有些引脚可能是内部框图与外部框图的连接点，这对从集成电路到整个系统的识图非常重要。一般这些引脚也就是集成电路的输入输出引脚，这些引脚的一部分可能表示集成电路的工作状态，可以采用示波器、万用

标准分享网 www.bzfxw.com 免费下载

表等测试仪器对这些输入输出引脚的电压波形、信号状态进行测试，这可使我们对集成电路有更深入的了解。

在用示波器、万用表对集成电路的部分引脚进行测试前，应通过查手册等方式，对集成电路的有关引脚是数字信号，还是模拟信号引脚，该引脚的信号波形曲线形状、幅值、频率等信息尽量多地事先了解，作了充分的准备后，再进行测试，这样可以对实际应用系统通过实测的方法进一步深入的分析。

在查阅集成电路芯片引脚时，也要注意各引脚的名称，一般引脚都有英文缩写的标注，如8位的微机一般都要有D0～D7这8个引脚，英文字母D就是数据（Digtal）的英文缩写，D0表示最低位的数据线，而D7就是最高位的数据线。另外，如GND表示接地线，NC表示该引脚内部没有连接。掌握了这些信息可对读识集成电路图带来极大的方便。

2. 总体及各组成部分的综合分析　有了对组成应用系统的集成电路芯片的深入了解，就可以对以集成电路芯片为核心构成的完成一定功能的单元电路进行分析。这类单元电路是以一片或几片集成电路，外配部分元器件构成。通过对各集成电路芯片的研究，一方面，可以进一步按集成电路的工作原理及集成电路内部结构框图，画出单元电路的框图；另一方面，也可以通过集成电路芯片对外部元器件的性能、参数要求，进一步熟悉该集成电路芯片与外部电路之间的相互作用关系。

单元电路是构成功能电路或板块电路的基础，对单元电路掌握、了解的深入程度直接影响以后整个系统的分析结果。单元电路是应用系统的一个基本环节，根据对构成该单元电路的核心器件集成电路芯片各方面情况的详细分析，可以进一步分析单元电路的基本功能及工作原理。根据单元电路的框图，首先，我们可以明确该单元电路有哪些输入信号、输出信号，输入信号到输出信号是如何进行变换、传输等操作的；然后根据信号从输入到输出的变化，分析该单元电路的基本功能及在整个应用系统中的作用。单元电路的分析应以电路原理图为主，辅助以框图及印制电路板图，框图可以使得电路原理图的识读更有全局性，考虑得更全面，印制电板图可以使得电路原理图的识读更具体，考虑得更细致。

对单元电路分析清楚后，即可以进行功能电路或板块电路的分析。整个应用系统的各构成单元全部识读分析结束，即可以很准确地知道各单元电路之间如何连接，信号有什么样作用关系。首先，按实际应用系统的具体构成，决定系统有哪些功能电路构成，各功能电路又是由哪些单元电路组成。一个实际应用系统可以是由一块电路板或多块电路板构成，从功能角度看，也可以有几个功能电路构成，这是从结构和功能的不同角度来看，功能电路与板块电路之间没有谁包含谁的概念，只是从不同的角度来看。可能一块电路板含有几个功能电路，也可能一个功能电路分别由几块电路板来完成，这些应针对具体问题进行具体分析，但对于具体的应用系统这些关系都是确定的。假设某应用系统是由几块电路板构成，而每块电路板各包含了几个完成不同功能的功能电路。在分析了系统的全部构成的单元电路后，再继续进行分析。

首先，对各块电路板上的不同功能电路进行分析。各功能电路可能由一个或多个单元电路构成，根据各单元电路的框图，按照信号的传输关系，先将各单元电路的框图组合到一起，确定整个功能电路的框图，明确该功能电路的输入有哪些、输出有哪些，各单元电路之间的相互关系。再按照对该功能电路的理解，结合该功能电路的原理图，分析该功能电路的工作原理及该功能电路的特点，输入输出特性。

对电路板的各功能电路分析结束，即可以利用已获得的各功能电路的有关信息来分析整块电路板的工作情况。每个功能电路都是为完成某一特定功能而设计，各功能电路可能都各自完全独立地完成自己的基本功能，也可能在结构上共用某单元电路，互相交叉。从整块电路板的角度来看，其输入输出是非常确定、清楚的。因为每块电路板要同其它电路板发生联系，必须通过各电路板上的一系列端子或端子排，利用扁平电缆或其它的连接方式连成一体。这些端子及端子排汇集了电路板上的电源、地及电路板的输入输出信号，通过查阅印制电路板图，再辅助利用该板的电路原理将很容易地确定该电路板的输入及输出。

然后，从电路板的输入部分开始，将组成该电路的各功能电路的框图按信号的传输关系组合，画出电路板的框图。在框图的指导下，仔细研究电路板的电路原理图，通过分析确定该电路板的功能、输入输出特性、在板内各功能电路相互关系以及该电路板将接收哪些输入信号并输出哪些信号。从信号输入到从电路板向外输出信号，信号在电路板内做了哪些变换、处理。

在对构成整个应用系统的各块电路板的工作原理分析清楚之后，即可以综合各块电路板的功能，分析整个系统的工作原理。首先，将各块电路板的框图汇合一起，构成总的框图，按该框图揭示的系统结构，分析整个系统的电路原理图，并检查所分析出的系统功能等各方面指标是否与系统使用说明书等资料给出的指标相符，如果不相符，应再重新检查有哪个环节的分析出了问题，改正过来，继续分析。对于一个实际应用系统电路图的识读过程，一般不会经过一次上述的分析过程就能十分清晰地了解所有各部分的工作原理、性能指标等，往往要经过几个反复，而且每经过一个反复对电路的理解就会达到更深的一个层次。

二、不确定系统的分析

不确定系统在此是指应用系统的技术资料不全，或者没有电路原理图等资料的应用系统。针对此类系统分析起来将十分困难，这类系统，首先要解决的问题是根据实际应用系统的现状，将资料不全的尽量补全，将没有电路原理图的通过检查实际电路板，画出其电路原理图。这是一个比较繁琐的工作。

首先，确定系统有几块电路板构成，对硬件电路在外观上有个大致了解。再分别对每块电路进行测试。

对电路板的实测，一般可以用万用表进行测量，用万用表的电阻档，并将电阻档选择为最小档，以免由测量精度引入误差、造成错误。测量时一般以电路板的引出线的端子或端子排开始，测量每个端子到电路板上各集成电路芯片的每个引脚、电路板上各元器件每个引出端子是否直接相连，这个过程一定要耐心、仔细，应注意一个端子或引脚可能与多个端子或引脚相连，另外测量时，也可以选择某些熟悉的或规模比较大的集成电路开始测量。总之，经过测量应画出整块电路板的连接图。

然后，根据已画出的连接图，确定该连线图中有哪些集成电路芯片，通过这些芯片上的信息，进一步采用查手册等方式，看这些集成电路的各引脚的特点及要求，再通过集成电路引脚的要求，来检查一下所测量画出的电路连接是否全面，有没有遗漏的引脚没有测量到。

根据测量到的连线图及集成电路手册查到的资料，画出电路板的电路原理图。该电路原理图的准确度取决于前面对电路板的测量，在测量时重点查测各元器件之间的所有连线，针对含有模拟器件的电路应更加仔细。有了电路板的电路原理图就可以采用前面讲述的分析方法对系统进行进一步的分析。

标准分享网 www.bzfxw.com 免费下载

第三节　简单的集成电路图识图举例

前一节，介绍了集成电路图系统的识图方法，在此举例说明识图方法的应用。

一、双积分型数字电压表

图 8-2 为 $3\frac{1}{2}$位双积分型数字电压表的电路原理图。该电压表是以双积分式 A/D 转换



图 8-2　$3\frac{1}{2}$位双积分型数字电压表电路原理图

器为核心，外配七段显示译码器，及其它电路构成。该电路结构比较简单，只有一块电路板、一张电路原理图，只有几块集成电路芯片及外围电路构成，因此分析时，可省去再画整个应用系统框图，也可省去确定各块电路板之间关系，可以直接确定各集成电路的功能等各方面资料。

（一）确定各集成电路功能

由图 8-2 可见，该电路含有一片 MC14433 A/D 转换器、CC4511 BCD 码七段显示译码器、7406 驱动器、MC1403。

1．MC14433 A/D 转换器　双积分 A/D 转换是一种间接 A/D 转换技术。首先将模拟电压转换成积分时间，然后用数字脉冲计时方法转换成计数脉冲数，最后将此代表模拟输入电压大小的脉冲数转换成二进制或 BCD 码输出。因此，双积分式 A/D 转换器转换时间比逐次比较式 A/D 转换器的转换时间长。但双积分式 A/D 转换器外接器件少，使用方便，性能/价格比高，在非快速的 A/D 转换的场合中应用十分广泛。

（1）MC14433 结构　MC14433 内部结构框图如图 8-3 所示。



图 8-3　MC14433 内部结构框图

由内部结构框图可见，该芯片的模拟电路部分有基准电压、模拟电压输入部分。其模拟电压输入量程有两个档，为 199.9mV 或 1.999V。其基准电压相应为 200mV 或 2V。

数字电路部分由控制逻辑、BCD 码及输出锁存器、多路选择开关、时钟、极性判别、溢出检测等电路构成。

MC14433 采用字位动态扫描 BCD 码输出方式，即千、百、十、个各位 BCD 码轮流地在输出端 Q0～Q3 输出，输出的同时，在 DS1～DS4 端给出同步字位选通信号。

该芯片应用时，须外接 R_c 电阻作时钟振荡器外接电阻；另须外接失调补偿电容 C_0 及外接积分阻容元件 R_1 和 C_1。

(2) MC14433 引脚及外部应用特性　MC14433 为 24 脚双列直插式封装，其管脚定义如图 8-4 所示。



图 8-4　MC14433 引脚定义

现将各引脚功能分述如下：

V_{AG}：模拟地，作模拟电压输入和参考电压的公共接地点。

V_R：参考电压（基准电压）输入端。可以外接 MC1403，通过分压提供 +2V 或 +200mV 参考电压。

V_X：被测模拟电压输入端，被测电压量程为 1.999V 或 199.9V。

R_1、R_1/C_1、C_1：外接积分阻容元件的三个端子。R_1接 4、5 脚，C_1接 5、6 脚。

C_{01}、C_{02}：外接失调补偿电容 C_0接入脚，C 的典型值为 0.1μF。

DU：转换更新控制端。更新转换结果输出的控制端 DU 与转换结束信号 EOC 连接时，则每次 A/D 转换结果的输出都被更新。

CLK_1、CLK_0：外接振荡器电阻 R_c接入端，R_c的典型值为 470kΩ，时钟频率随 R_c的增加而下降。

V_{EF}：模拟负电源接入端，可接 −5V。

V_{SS}：电源公共接地端。

标准分享网 www.bzfxw.com 免费下载

EOC：转换结束信号输出端。

$\overline{OR}$：溢出信号输出端。

DS1、DS2、DS3、DS4：输出千、百、十、个位的选通脉冲输出。其中在 DS2、DS3、DS4 选通期间，Q3～Q0 分时输出四位完整的 BCD 码。但在 DS1 选通期间，输出端 Q3～Q0 除表示 4 位数的 0 或 1 外，还表示了转换结果的正负极性、输入信号是欠量程还是过量程，其定义见表 8-2。

表 8-2　DS1 选通时 Q3～Q0 表示的信息

DS1	Q3	Q2	Q1	Q0	输出结果状态
1	1	×	×	0	千位数为 0
1	0	×	×	0	千位数为 1
1	×	1	×	0	输出结果为正值
1	×	0	×	0	输出结果为负值
1	0	×	×	1	输入信号过量程
1	1	×	×	1	输入信号欠量程

选通脉冲宽度为 18 个时钟周期，相邻选通脉冲之间间隔为 2 个时钟周期，其时序如图 8-5 所示。



图 8-5　MC14433 选通脉冲时序

Q0、Q1、Q2、Q3：BCD 码转换结果输出端。

V_{DD}：正电源输入端。一般接 +5V。

2．CC4511 BCD 码七段显示译码器

CC4511 为内部带有输入锁存器及输出驱动器的译码器，它可将输入的 BCD 码变换成七段显示码输出。CC4511 内部结构框图如图 8-6 所示。



图 8-6　CC4511 结构框图

图中输入锁存器是用来寄存输入的 BCD 码，LE 为锁存控制端，当 LE = 0 时，锁存器的输出与输入相同；当 LE = 1 时，输入端被封锁，锁存器保持原来的数据不变，即处于锁存状态。

图 8-6 中的七段显示译码器是实现将输入的 BCD 码到显示码的译码工作，其输入输出关系见表 8-3。七段显示译码器有一个灯测试信号端$\overline{LT}$，当$\overline{LT}$ = 0 时，译码器输出全为高电平，另外，还有一个消隐信号输入端，当消隐信号为$\overline{BI}$ = 0 时，译码器输出全为低电平。当将此译码器驱动共阴极 LED 时，其各种情况下，显示器 LED 的显示字形在表 8-3 中也可以查到。

表 8-3　CC4511 逻辑真值表

输入							输出							
LE	$\overline{BI}$	$\overline{LT}$	D	C	B	A	a	b	c	d	e	f	g	显示字形
×	×	0	×	×	×	×	1	1	1	1	1	1	1	8
×	0	1	×	×	×	×	0	0	0	0	0	0	0	暗
0	1	1	0	0	0	0	1	1	1	1	1	1	0	0
0	1	1	0	0	0	1	0	1	1	0	0	0	0	1
0	1	1	0	0	1	0	1	1	0	1	1	0	1	2
0	1	1	0	0	1	1	1	1	1	1	0	0	1	3
0	1	1	0	1	0	0	0	1	1	0	0	1	1	4
0	1	1	0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	1	0	0	0	1	1	1	1	1	6
0	1	1	0	1	1	1	1	1	1	0	0	0	0	7
0	1	1	1	0	0	0	1	1	1	1	1	1	1	8
0	1	1	1	0	0	1	1	1	1	0	0	1	1	9
0	1	1	1	0	1	0	0	0	0	0	0	0	0	暗
0	1	1	1	0	1	1	0	0	0	0	0	0	0	暗
0	1	1	1	1	0	0	0	0	0	0	0	0	0	暗
0	1	1	1	1	0	1	0	0	0	0	0	0	0	暗
0	1	1	1	1	1	0	0	0	0	0	0	0	0	暗
0	1	1	1	1	1	1	0	0	0	0	0	0	0	暗
1	1	1	×	×	×	×	取决于原来 LE=0 时的 BCD 码							

图 8-6 中的驱动器是为提高译码器的驱动负载能力而采用的。

CC4511 管脚定义如图 8-7 所示。该芯片为 16 脚双列直插式芯片。

各管脚功能通过查看表 8-3 的真值表即可以基本都能反映出来了。

其中 D、C、B、A 为 BCD 码输入端。D 为最高位、A 为最低位。



图　8-7

LE：锁存控制端；

$\overline{BI}$：消隐信号端；

$\overline{LT}$：灯测试信号端；

V_{DD}：电源；

V_{SS}：接地端；

a～g：为七段显示码输出端。可驱动共阴极 LED 显示器，LED 各笔划段定义如图 8-8 所示。



图 8-8　共阴极 LED 笔划段

3. 其它集成电路　MC1403 是基准电压源，是给 A/D 转换器提供基准参考电压的芯片。当在该芯片的 1 引脚输入 +4.5V 到 +15V 之间电压时，在第 2 脚可以得到 2.5V 高稳定精确的电压输出，此输出电压经过精密电阻分压器分压后得基准电压，此基准电压接 A/D 转换器的 V_R 输入端作参考电压。

7406 是 OC 门电路，是反相驱动器。是实现将 A/D 转换器输出的选通脉冲驱动后接到 LED，来选择不同的 LED 器件。其管脚定义与图 3-5 相同，完成将输入电平逻辑取反的功

标准分享网 www.bzfxw.com 免费下载

能。

（二）综合分析

由前面查阅集成电路，得到的资料可见，每块集成电路都可以认为是一个单元电路，也可以认为是一个功能电路，因为每个功能都是由1片集成电路这样的单元电路构成，因此也就省去了再分析功能电路与各单元电路的关系，也省去再画其相应的逻辑框图。

现在主要问题是分析整个电路中各功能电路，以及各集成电路之间的关系及工作原理。按信号传输、变换过程分析如下：

首先，被测模拟电压输入信号输入到A/D转换器MC14433的输入端V_I，经A/D变换后输出来，再输入给七段显示译码器将BCD码变换成显示码送LED显示器，将测量结果显示出来。从整个变换、处理过程来看，可以分成三大主要部分。

1. A/D转换部分　A/D转换部分是以MC14433为核心，外配其它部件构成，其实MC14433也是整个应用系统的核心集成电路。

MC1403是给A/D转换器提供基准参考电压源的集成稳压源。本电路用到了它的1、2、3这三个管脚。

MC14433的CLK_0、CLK_1之间接入470kΩ电阻，是MC14433时钟振荡器所需外接电阻，接入此电阻振荡器频率可达60kHz。在C_{01}、C_{02}之间接入的0.1μF电容是为抑制失调而引入的外接电容。R_1、C_1为外接积分阻容元件。DU与EOC直接连到一起，则每次A/D转换结束，转换结果则从输出端自动输出出来。Q0～Q3送给CC4511去译码，$\overline{OR}$连到CC4511的消隐信号端，当发生溢出时熄灭LED显示器。DS1～DS4经7406反相驱动，再送给LED作为片选信号。

2. BCD码到七段显示器的转换部分　CC4511是实现将输入的BCD码转换成七段显码的译码器。其使用的真值表见表8-3。在此电路应用时，将A、B、C、D直接与A/D转换器的Q0～Q3相连，LE接地，则该器件一直对输入的Q0～Q3信息实现自动译码，不进行锁存功能，输出与输入直接对应，$\overline{LT}$一直接高电平，不执行测试功能。其转换功能可参考图8-6 CC4511框图、可加深对该电路的理解。

3. 显示部分　显示部分是采用共阴极显示器，各显示器件的笔划段都接到一起，接译码器的输出。各位LED显示器工作于动态显示方式。这主要是为了简化电路，降低产品成本的一种显示方式。各显示器的笔划段也称作段选线，而各LED显示器的阴极分别接收DS1～DS4经7406反相驱动信号。因此每个瞬间，各位LED只可能有一个LED显示相应字符。在此瞬间段选线（来自Q0～Q3译码信号）输出相应字符段选码，位选控制由DS1～DS4这几根选通信号（低电平）选择其中1片LED显示该字符，并保持延时一段时间以造成视觉暂留效果。其时序如图8-5所示。

图8-2整机电路图中，最左边LED也就是符号位的位选线，接的是DS1的反相驱动信号（经7406），而段选线是Q2反相驱动信号（也经7406），接到LED的g笔划段，其它笔划段专用，这样当MC14433的Q2为低电平，取反后接到g端为高电平，并且DS1有效时，显示“－”，即MC14433输出的数字量为负。见表8-2所示，MC14433在DS1选通时，Q1～Q4所代表信息，恰好符合信号匹配关系。反之，如在DS1选通时Q2为高电平，表示MC14433输出数字量为正值，则该笔划段熄灭。

另外，由图8-5 MC14433选通脉冲时序可见，在EOC的下降沿开始，DS1输出一个宽

度为 18Tc 的正脉冲，它也将千位 LED 阴极变为低电平，此时，恰好从 MC14433 的 Q0～Q3 输出千位代码，经过 CC4511 译码后同时加到 4 个 LED 的阳极 a～g 上，因为此时千位的 LED 位选 DS1 有效，则将此信息显示到千位的 LED 上。

当 DS1 变为低电平后，经过 2Tc 后，DS2 又输出一个 18Tc 宽度的正脉冲，使百位 LED 的阴极变为低电平。而此时 MC14433 的 Q0～Q3 输出恰好为百位代码，同样经过 CC4511 译码后同时加到 4 个 LED 的阳极 a～g 上，因为此时百位的 LED 选位 DS2 有效，则将此信息显示在百位的 LED 上，其它不显示。

依此类推，再显示十位、个位。则经过总计(18Tc＋2Tc)×4 以上时间完成一次从千位到个位的循环动态显示，虽然各位 LED 在显示时一直在动态变化，但由于人的视觉原理，还是认为 LED 的显示是稳定的。

二、单片机应用系统

图 8-9 为以单片机 8031 为核心构成的单片机应用系统。该应用系统在 8031 外配程序存储器、数据存储器、A/D 转换器、D/A 转换器以及并行 I/O 接口等电路构成。该电路结构功能也比较清晰简单，只有一块电路板，一张电路原理图，以 8031 为核心结合部分外围集成电路构成，因此分析时，也可以省去再画整个应用系统的框图，各集成电路之间的关系也比较清晰，不用再画各集成电路之间的逻辑框图。可以直接确定各集成电路的功能等各方面资料。

（一）确定各集成电路功能

由图 8-9 可见，该电路的 8031 与程序存储 2764 的接口电路部分在第四章已经讨论过。在此又增加了一片 ADC0809 A/D 转换器、一片 6116 数据存储器、一片 DAC0832 D/A 转换器、1 片 8155 并行 I/O 接口芯片。

1. 静态 RAM 6116　静态 RAM 6116 是 2K×8 位随机数据存储器，采用 CMOS 工艺制成，单＋5V 电源供电，额定功耗 160mW，典型存取时间为 200ns。其管脚定义如图 8-10 所示。

由图 8-10 可见 RAM 6116 为 24 脚双列直插式封装，其中 A0～A10 为 11 位地址线；IO0～IO7 为 8 位数据线；$\overline{CE}$为片选信号；$\overline{OE}$、$\overline{WE}$为读、写控制信号。表 8-4 为 RAM 6116 的操作方式。

2. ADC 0809 A/D 转换器　ADC 0809 芯片已在第四章详细介绍，见第四章有关说明。

3. DAC 0832 D/A 转换器　DAC 0832 芯片在第四章已详细介绍，详细内容见第四章。

4. 并行可编程 I/O 接口芯片 8155　8155 芯片内部含有 256 个字节 RAM、2 个 8 位并行 I/O 接口、1 个 6 位并行 I/O 接口、1 个 14 位定时/计数器，其中并行 I/O 接口为可编程并行 I/O 接口，8155 内部逻辑结构如图 8-11 所示。8155 与 8031 之间接口简单，应用较多。

（1）8155 管脚　8155 管脚定义如图 8-12 所示。各管脚功能如下。

AD0～AD7：地址数据总线，微机与 8155 之间的地址、数据、命令、状态信息都是通过此总线端口进行传送。

PA0～PA7：8 位并行可编程 A 端口。

PB0～PB7：8 位并行可编程 B 端口。

PC0～PC5：6 位并行可编程 C 端口。

$\overline{CE}$：为片选信号。

$\overline{RD}$：读控制信号。

$\overline{WR}$：写控制信号。

标准分享网 www.bzfxw.com 免费下载



图 8-9　8031 应用系统电路原理图

TIMERIN：定时器输入信号。

TIMEROUT：定时器输出信号。

IO/$\overline{M}$为 RAM/IO 口选择线。当 IO/$\overline{M}$=0 时，微处理器选择 8155 内部的 RAM 区进行读写。此时 AD0～AD7 上的地址为 8155 内部 RAM 的单元地址；当 IO/$\overline{M}$=1 时，微处理器选择 8155 的 I/O 口，此时 AD0～AD7 上的地址为 8155 I/O 口地址。

ALE 为地址锁存信号。在 ALE 信号的下降沿可将微处理器输出的低 8 位地址信息以及$\overline{CE}$、IO/$\overline{M}$的状态都锁存到 8155 内部寄存器。



图 8-10　RAM 6116 管脚定义

(2) 8155 内部 RAM 及 I/O 地址　8155 在作为微处理器外部接口设计时，一般是为外部存储器统一进行编址，芯片的$\overline{CE}$片选信号由微处理器的高位地址提供，微处理提供的低 8 位地址为片内地址。当 IO/$\overline{M}$=0 时，微处理器对 8155 内部 RAM 读/写，RAM 的低 8 位地址对应为 00H～FFH；当 IO/$\overline{M}$=1，微处理器对 8155 内部的 I/O 端口进行读写。8155 内部的 PA 口、PB 口、PC 口分别都有自己的端口地址，另外 8155 内部还有一个状态字寄存器及定时器对应的寄存器，它们的地址编码见表 8-5。

表 8-4　RAM 6116 的操作方式

管脚 / 操作方式	$\overline{CE}$ (18)	$\overline{OE}$ (20)	$\overline{WE}$ (21)	D0～D7 (9～11)(13～17)
写	V_{IL}	V_{IH}	V_{IL}	D_{IN}
读	V_{IL}	V_{IL}	V_{IH}	D_{OUT}
未选中	V_{IH}	任意	任意	高阻
写	V_{IL}	V_{IL}	V_{IL}	D_{IN}



图 8-11　8155 内部逻辑结构



图 8-12　8155 引脚定义

标准分享网 www.bzfxw.com 免费下载

表 8-5　8155 I/O 口编址

A7	A6	A5	A4	A3	A2	A1	A0	I/O 口
×	×	×	×	×	0	0	0	命令状态寄存器（命令/状态口）
×	×	×	×	×	0	0	1	PA 口
×	×	×	×	×	0	1	0	PB 口
×	×	×	×	×	0	1	1	PC 口
×	×	×	×	×	1	0	0	定时器低 8 位
×	×	×	×	×	1	0	1	定时器高 8 位

(3) 8155 的工作方式与基本操作　8155 作为扩展设计时，可给应用系统提供 I/O 接口、片上的 256B 数据存储器及定时器在此分别说明如下。

在做数据存储器使用时，与系统其它数据存储器统一编址，只是需要注意此时 8155 的 IO/$\overline{M}$引脚必须是低电平。

在作扩展 I/O 接口使用时，IO/$\overline{M}$引脚必须是高电平。8155 通过给其内部命令寄存器写入命令控制字来选择 8155 的工作方式。其命令寄存器的格式如图 8-13 所示。

由图 8-13 可见 8155 的工作方式有基本输入、输出及选通输入、输出。另外命令控制字也规定了定时器的工作方式。

在使用 8155 内部定时器时，应注意此定时器为 14 位减法计数器，即对输入脉冲进行减法计数。可以通过编程给定时器赋计数初值来给定计数长度。计数结束后，8155 可以有四种输出波形供选择。



图 8-13　8155 命令寄存器格式

(二) 综合分析

由已掌握的集成电路资料可见，每块集成电路都可认为是一个独立的单元电路，甚至像 8155 1 个芯片可完成几个功能，该应用系统逻辑关系清晰，可省去画每个环节的逻辑，只需画出整个电路的逻辑即可，如图 8-14 所示。

由图 8-14 可见，8031 单片机通过 373 锁存器首先构造了微机系统的低 8 位地址总线，再结合 8031 的 P2 口提供的 8 位高位地址，一起完成 16 地址总线 A15～A0。单片机 8031 分时地从 P0 口输出低 8 位地址及 8 位数据信息。其它的集成电路芯片都连到数据总线上，并全部或部分地连到地址总线上。为了使图形简便，在图 8-14 的框图中没有画出几个重要的



图 8-14　单片机应用系统原理框图

控制信号$\overline{RD}$、$\overline{WR}$、$\overline{PSEN}$，其中$\overline{PSEN}$是来控制读取外部程序存储器的控制信号；$\overline{RD}$、$\overline{WR}$是控制其它集成电路的读/写操作的。另外，8031 对外部扩展的集成电路是采用高位地址线线选的方法直接选择芯片进行操作。只有选中该芯片时，此芯片才能与 8031 之间进行信息交换，没有选中的芯片处于三态的高阻状态，相当于和数据总线隔离状态。因此，不会影响 8031 与选中的芯片之间的信息交换。

8031 外扩的 2764 给应用系统提供 8K 程序存储空间，是用于存放 8031 所需执行的程序，用户需要执行的测量控制软件调试结束后即，可固化在此芯片内部。

8031 外扩的 6116 是给应用系统提供 2K 的数据存储空间。在此芯片内可以存储暂时的测量数据、中间的运算结果等。如果容量不够可选择大容量的 RAM 如 8K 的 6264 等。

ADC 0809 具有 8 个模拟输入通道，可以分别连接不同的模拟采样信号，每个通道的选择是通过其 A、B、C 三个管脚所连的 A0、A1、A2 三位低位地址的编码决定。例如，IN0 通道的低三位地址应为 000，IN7 通道的低三位地址应为 111。ADC 0809 的 CLK 时钟信号是通过 8155 内部 14 位定时器/计数器对来自 8031 ALE 信号进行分频后提供的。

DAC 0832 是实现将 8031 输出的数字量转换成模拟量，进而用此模拟量实现对需要模拟信号进行控制的外部设备进行输出控制。由图 8-9 DAC 0832 的$\overline{WR1}$、$\overline{WR2}$都连到$\overline{WR}$端，$\overline{CS}$、$\overline{XFER}$都连到一起表明该芯片在进行 D/A 转换时，只需一级锁存。

8155 给应用系统增加了 2 个 8 位可编程并行 I/O 端口、1 个 6 位可编程并行 I/O 端口及 256B 的 RAM 空间，其内部定时器给 ADC 0809 提供时钟。

由以上分析可见，该应用系统可以实现多通道模拟、数字信号的采集、测量以及模拟、数字信号的输出控制。是一种可以多种应用场合的通用控制板，通过对 EPROM 写入编程后，可完成特定的具体测量、控制功能。

通过前面例子的识图分析可见，对集成电路图的分析一般是以集成电路为核心，有很多分析过程都不是固定不变的，应根据具体电路的分析要求，具体问题具体分析。

标准分享网 www.bzfxw.com 免费下载

第九章　实际应用系统识图举例

第一节　数字移动电话

近几年来，中国的移动通信产业发展迅速，网络容量和手机用户数量增长速度惊人。在几年的时间里，从模拟蜂窝移动电话到数字蜂窝移动电话技术手段实现了飞跃，并在大中型以上城市已基本上达到了普及程度。在此我们仅以 GSM 手机来说明，如何读懂其电路图。

一、GSM 系统构成及 GSM 手机基本知识

GSM 是 Global System for Mobile Communications（全球移动通信系统）的简称。它是一个数字蜂窝无线通信网络，采用频分多址 FDMA 和时分多址 TDMA 技术。在一个网络信道中支持多组通话。频分多址技术将 GSM 规定的频段划分为多个 GSM 信通；时分多址技术将每个 GSM 信道分为多个时间段，然后再将这些时间段分配给多个移动电话用户使用，提高了通信网络的效率。

GSM 已成为全球范围内主要的数字蜂窝无线通信网络。近几年，相继制定出 3 个等效的技术标准，构成了 3 个并行的系统：GSM 900、DCS 1800、PCS 1900。这 3 个系统具有相同的功能，只是每个系统所占用的频段不同。

1. GSM 系统构成　GSM 数字蜂窝移动通信系统主要由移动台、基站子系统和网络子系统构成。

（1）移动台　移动台包括有手持机、车载台和便携台等几种。每个移动台有一个身份号，称作国际移动设备身份号（IMEI）。另外，还有一个国际移动用户身份号（IMSI），国际移动用户身份号做到用户身份模块（SIM 卡）中。移动用户的 SIM 卡是其身份的标志，除特服号，没有 SIM 卡，手机是不可能接入到 GSM 网络中的。

（2）基站子系统　基站子系统也称为基站。它由基站收发信机和基站控制器组成。基站收发信机包括无线传输所需要的软、硬件配置，如发射机、接收机、天线等。基站控制器是基站收发信机与网络子系统之间的连接设备。一个基站控制器一般可以控制几个基站收发信机，进行无线信道管理、实施呼叫、通信链路的建立和拆除，同时可以实现对控制区内移动台越区切换进行控制。

（3）网络子系统　网络子系统由移动交换中心、鉴权中心、操作和维护中心、以及原地位置、访问位置寄存器组成。移动交换中心是蜂窝通信网络的核心，它可以实现对自己控制区内的移动用户进行控制和管理。鉴权中心主要实现可靠地识别用户身份，只允许有权用户接入网络并获得服务。操作和维护中心是实现对整个网络的监控和操作，例如系统自检、报警、故障诊断处理、话费统计传递等。原地址寄存器是用于实现管理移动用户的数据库，用来存储永久性数据和暂存性数据。访问位置寄存器是用来实现移动用户漫游到一个新的移动交换中心区域时，其访问位置寄存器将向原地位置寄存器查询该移动台的信息。这样该移动用户在此之后打电话时，不再需要查询其原地位置寄存器。

2. GSM 手机　手机是整个 GSM 系统中非常重要的部分。生产手机的国外厂家在国内较著名的有：摩托罗拉、诺基亚、爱立信、三星、飞利浦、阿尔卡特。近几年国内手机生产厂家发展十分迅速，如厦新、TCL、海尔、波导等。目前，手机发展在向体积越来越小、功能越来越强、价格越来越趋于百姓接受。手机从其结构来看是一个较复杂的电子应用系统，可以将其分成三个大的功能部分。

（1）接收部分　包括天线、接收放大、解调等高频电路。

（2）发送部分　包括送话输入电路、发送放大、调制编码、中频处理、功放电路等。

（3）逻辑控制部分　包括完成对整机的监测管理等功能的电路，主要由中央处理器、存储器等组成。

手机的电路一般都采用专用集成电路组成。专用集成电路包括收发电路、调制解调电路、锁相环电路、信通编码解码器、控制器、语音处理、接口电路等。通过以上专用集成电路再配合一些必须的分立元件，则构成了手机的硬件组成。这样手机再通过 GSM 规范的软件由中央处理器统一管理。

3. GSM 手机工作过程　手机开机后，首先要搜索、接收广播控制信道中的载波信号，并使自己的频率合成器与载波信号同步。然后就可以接收基站的控制信号，并与系统同步，这样手机可以通过接收广播控制信道的信息获得一些系统信息。随后，手机在随机输入信道上发送登记接入请求信号，系统再通过准许接入信道为该手机分配一个独立的控制信道，完成登录工作，然后手机处于空闲待机状态。

当手机用户需通话时，首先发出请求信号，系统收到请求信号后，将为手机分配一个独立控制信道，并接通受话话机后，最后手机在所分配到的语音信道上进入通话状态。

4. 用户识别卡　GSM 系统每一个移动用户都有一张 IC 卡，它可以存储用户身份认证所需要的一些信息、与网络有关的管理数据及与安全保密有关的信息，很多时候我们称之为 SIM 卡。

SIM 卡是含有微处理器的智能卡，每块 SIM 中都包含有：鉴权和加密信息、国际移动用户号、认证及加密算法、区域识别码、密钥等信息。手机只有插入 SIM 卡后才能使用，SIM 卡可以在不同的手机上使用。

二、V998 型摩托罗拉手机

V998 型摩托罗拉手机是一种可以工作在 900MHz 频段、DCS 1800 MHz频段两个频段的双频手机，比普通的单频手机呼叫和接收，一次接通率高。接收信号频率段：GSM900Hz 频段（935 ～ 960MHz）、DCS1800MHz 频段（1805 ～ 1880MHz）；发射信号频率段 GSM900Hz 频段（890～915MHz）、DCS1800MHz 频段（1710～1785MHz）。

1. V998 摩托罗拉手机接收部分原理分析

（1）接收部分组成　接收部分大致有如下几个主要电路组成：天线开关电路、射频接收滤波及放大电路、振荡器电路、混频及中频放大电路、中频处理及调制解调电路、解码及音频放大电路等。

各部分电路信号传输关系，如图 9-1 接收部分流程框图所示。当 GSM900MHz 或者 DCS1800MHz 频段的无线信号经过天线接收下来后，首先将信号送入射频开关，经射频开关电路处理后，再送到各自的滤波及放大电路（GSM900、DCS1800）进行滤波及放大处理。如果手机在 GSM900MHz 频段，则接收到的 935～960MHz 频段的信号将经过 GSM 高频滤

标准分享网 www.bzfxw.com 免费下载



图 9-1　V998 接收部分信号流程框图

波、高频放大、再次滤波后送入混频电路；如果手机在 DCS1800MHz 频段，则接收到的 1805～1880MHz 频段的信号将经过 DCS 高频滤波、高频放大、再次滤波后也送入混频电路。两路信号输入到混频电路后，将产生 400MHz 的中频信号，然后再将该信号送到中频滤波及中频放大电路，进行中频信号放大，以得到足够的幅值，再将该信号送入调制解调器，进行调频正交解调、解密、均衡及 A/D 转换，变成为数字量，将此数字量送入中央处理器，在中央处理器内对信号进行信道解码，将基站发来的控制信息取出，执行相应的操作，再将数据送入电源及数字信号处理器电路，将其进行解码，得到模拟音频信号，并将其进行放大处理，该信号输出后即可驱动扬声器，变成声音信息。

（2）接收部分原理分析

1）天线开关电路　图 9-2 为 V998 天线开关电路原理图。主要由开关模块 U101、开关及



图 9-2　天线开关电路原理图

控制管 Q101、Q102 等组成。其主要作用是在接收部分和发射部分之间切换机内天线或外接天线。

其核心集成电路 U101 型号为 AC670，也称为天线开关控制器。其管脚定义见表 9-1。

表 9-1　AC670 管脚说明

管脚	名　称	功　能　说　明	管脚	名　称	功　能　说　明
1	TX	发射信号输入端	6	RX2	DCS1800MHz 频段接收信号输出端
2	CON1	控制信号输入端 1	7	DCS-L	DCS-LNA275 控制电压输入端
3	ANT2	外置天线共用端	8	GND	接地
4	GSM-L	GSM-LNA275 控制电压输入端	9	CON2	控制信号输入端 2
5	RX1	GSM900MHz 频段接收信号输出端	10	ANT1	内置天线共用端

由图 9-2 可见，U101 来管理 GSM900MHz、DCS1800MHz 两个频段的切换（U101 的 4、7 脚），同时 U101 也管理接收和发射切换（U101 的 2、9 脚）。Q101、Q102、Q104、Q105、Q106 为配合 U101 工作的外围电路，根据 U101 芯片的需要向其提供控制电压信号。

2）高频滤波及放大电路　由射频开关电路输出的信号有两个信号通道，即可以是 GSM900MHz 频段也可以是 DCS1800MHz 频段。此两个频段的信号滤波及放大电路是彼此独立的，都要经过高频滤波器、高频放大管放大处理，再将两个频段信号送入混频模块。该部分电路是以高频滤波模块和高频放大管为核心，外部选配适当的电阻、电容、电感等元件完成其功能。

3）混频、振荡、中频放大电路　混频电路是接收来自 GSM900MHz 或 DCS1800MHz 频段的信号并对其进行处理的电路，电路原理如图 9-3 所示。该电路的核心是混频模块



图 9-3　混频电路原理图

Q1254，再外配相应的电阻、电容、电感组成。混频模块 Q1254 内部含有两个混频管，其中 3、4、5 脚为频段 GSM900MHz 的混频管，1、2、6 脚为频段 DCS1800MHz 的混频管。当工作于 GSM900Hz 频段时，信号从混频管的基极（第 5 脚）输入，与振荡信号 GSM-VCO（从混频管第 4 脚发射极输入）进行混频处理，混频后从第 3 脚输出，经 LC 滤波后，送中频放大电路。当工作于 DCS1800MHz 频段时，信号从另一混频管的基极（第 6 脚）输入，与振荡信号 DCS-VCO（从混频管第 2 脚输入）进行混频处理，混频后从第 1 脚输出，前一混频管的输出脚（3 脚）接到一起。

振荡电路由中频模块、振荡管、放大管及外配电阻、电容、电感组成。主要作用是受控产生相应的振荡频率。GSM900MHz 频段的振荡频率 GSM-VCO 为 535 ～ 560MHz；

标准分享网 www.bzfxw.com 免费下载

DCS1800MHz 频段对应的振荡频率 DCS-VCO 范围为 1405～1480MHz。此压控振荡电路是以锁相环原理为基础组成电路。

从混频电路的核心芯片 QJ254 输出的中频信号，经电容耦合到中频滤波器，滤波后经放大管进行放大变换，再送入调制解调器。

4）GMSK 解调电路　GMSK 解调电路主要由调制解调模块 U913 及相应外围电路组成，主要作用是对输入的中频信号进行正交解调及 GMSK 解调处理。如图 9-4，U913 的 E9 端、A9 端与其外围的三极管 Q1225、二极管 CR259、电感 L259、电容 C259、C968 等元件构成了一个 800MHz 的压控振荡器。U913 的 E9 端为 800MHz 振荡信号输入端，A9 为 800MHz 振荡信号的控制端。此电路也应看作是一个锁相环振荡电路，E9 输入的 800MHz 信号在 U913 内部分为两路：一路作为采样信号，N 分频后，与从 U913E1 端输入的 26MHz 基准频率经分频形成的 13MHz 基准频率进行鉴相操作，产生相位误差电压从 U913 的 A9 端输出，去控制振荡电路产生精确的 800MHz 载波信号；另一路经 U913 内部分频为 400MHz 载波，再将此信号对从 A7 端输入的接收中频信号进行正交解调处理，再在 U913 内部进行 GMSK 解调、A/D 转换变成数字量，以串行数据形式从 G8、G9 端输出，以送入中央处理器。



图 9-4　GMSK 解调电路

2．V998 摩托罗拉手机发射部分原理分析

（1）发射部分组成　发射部分大致由如下几个主要电路组成：送话输入电路、发送放大电路、编码电路、发射中频处理、GMSK 调制电路、振荡电路、功放电路及功率控制电路等组成。

各部分电路信号传输关系见图 9-5 发射部分流程框图所示。声音信号经由话筒转换为电信号，将此信号连接到电源及数字信号处理器的输入端，在电源及数字信号处理器内部进行



图 9-5　V998 手机发射部分信号流程

电压放大。放大后，再送到 PCM 编码器进行量化、编码，变成数字量后送入中央处理器，

在中央处理器内对其进行信道编码，与相应的一些控制信号一起串行送至中频模块及调制解调器内，在调制解调器内经 GMSK 调制、加密以及 D/A 转换后，送入发射压控振荡模块。如手机在 GSM900MHz 频段时，则该模块输出 890～915MHz 的发射信号，经过前置放大后，送入 GSM 频段的功放后，再送入发射滤波器；如手机在 DCS1800MHz 频段时，则振荡模块产生 1710～1785MHz 的发射信号，经过前置放大后，送入 DCS 频段功放电路，再送入发射滤波器。送入发射滤波器的信号，不论是 GSM900MHz 的，还是 DCS1800MHz 的信号，都要在其内部进行滤波后，最后送入天线开关电路，从天线开关电路发射出去。

（2）发射部分原理分析

1）送话输入电路　语音信号经话筒变换成电信号，经滤波耦合送入送话放大电器（由运算放大器构成）进行放大处理，然后再耦合送入电源及数字信号处理器。

2）发射放大及编码电路　此部分电路主要由电源及数字信号处理器、中央处理器及外围元器件构成。在电源及数字信号处理器内部完成发射放大处理，然后对其进行 PCM 采样、压缩、量化、编码，再送入中央处理器。在中央处理器内进行信道编码，并与纠错及控制信息一起以串行方式输出给下一级电路。



图 9-6　GMSK 调制电路

3）GMSK 调制电路　GMSK 调制电路与接收部分一样也主要是由调制解调模块 U913 及相应外围电路组成，主要作用是对输入的串行数据（来自中央处理器）进行调制、加密、GMSK 调制及 D/A 转换，变换成发射基带信号。如图 9-6 所示，U913 与电阻、电容等组成的 GMSK 调制电路，其中调制解调模块是核心电路。从中央处理器传来的串行数据从 J2、J3 端输入给 U913，输出的发射基带信号（已经过 U913 变换的）从 U913 的 B1 端输出。另外 U913 与外围的阻容电路及二极管等也构成了振荡电路，产生的信号从 U913 的 H9、J9 输入 U913，在 U913 的内部将该信号分成两路：一路在内部处理之后作为发射调制载波，另一路在内部 N 分频后，再与 E1 端输出的 26MHz 基准频率经二分频形成的 13MHz 基准频率信号进行鉴相操作，产生的相位误差电压从 J1 端输出，去锁定振荡频率。



图 9-7　发射振荡电路

4）振荡电路　图 9-7 为 V998 手机发射振荡电路的主要核心部分电路。其关键器件是 U250（发射振荡控制器），该电路主要用来产生 GSM900MHz 频段的发射频率（890～

标准分享网 www.bzfxw.com 免费下载

915MHz)或DCS1800MHz频段的发射频率(1710～1785MHz)的发射信号。由图可见,发射振荡控制器U250的10脚为GSMTOVCO控制信号输入端、6脚为DCSTXVCO控制信号输入端,4脚为VCO供电SF-OUT输入端、12脚为PAC-275控制信号输入端、8脚为锁相环控制信号输入端、2脚为发射信号输出。在以U250为核心的基础上配合以相应的外围阻容等电路,即可完成振荡器的基本功能。

5）前置放大、功放电路　前置放大及功率放大电路如图9-8所示。由图可见以Q300为核心构成的DCS1800MHz前置放大电路和以Q400为核心构成的GSM900MHz前置放大电路的输出信号分别作用于功率放大电路的核心模块U300、U400的输入端，U300为DCS1800MHz频段的功放模块，U400为GSM900MHz频段的功放模块。U300模块2脚为发射信号输入端，7脚为功率控制信号输入端，10～15脚是PA-B$^+$信号输入端，也是发射信号输出端，将此信号送入发射滤波器FL300的第1脚。U400模块的7脚为发射信号输入端，8脚为功率控制信号输入端，10～15脚为PA-B$^+$信号输入端，也是发射信号输出端，将此信号送入发射滤波器FL300的第4脚。发射滤波器FL300的1脚为DCS1800MHz发射信号输入端，4脚为GSM900MHz发射信号输入端，5脚为DCS1800MHz发射信号与GSM900MHz发射信号公共的输出端，3脚为发射信号采样端，可将引脚信号送入到功率控制电路作功率采样信号。

由发射振荡控制器U250传送来的发射信号经过前置放大后，由TX-IN端输入，根据频段的不同选择不同的预放管工作，如果是GSM900MHz频段，则预放管Q400起放大作用，将信号放大后送入功放模块U400；如果是DCS1800MHz频段，则预放管Q300起放大作用，将信号放大后送入功放模块U300。

6）功率控制电路　功率放大器的启动及功率控制是由U340功率控制器（型号为SC79948DT8）及相应外围电路和偏压控制电路构成。U340模块及外围元器件构成的发射功率控制电路如图9-9所示。U340的第2脚为功率采样信号输入端，7脚为功率控制输出端，4脚和14脚为来自PAC-275的控制信号，当PAC-275为高电平时，U340的7脚输出高电平，此信号变换后控制启动发射功率放大器。U340的第9脚为基准功率电平输入端，10脚为发射启动端，11脚为饱合度检测开关控制端，12脚为饱合度监测端。

由来自发射滤波器第3脚的发射采样信号送入U340的第2脚，在U340内部将此射频信号作高频整流，变换成直流量。此直流量能反映发射功率的大小，该信号与中频模块及调制解调器U913电路输出的发射功率控制参考电平V_{AOC}进行比较，如大于V_{AOC}，则U340的第7脚电压上升，控制功率放大器输出功率增大；反之，U340第7脚电压下降，控制功率放大器输出功率降低。

3. 逻辑控制部分原理分析

（1）逻辑控制部分组成　V998手机逻辑控制部分主要由U700、U701、U702及相应外围电路组成。如图9-10所示，图中U700为中央处理器（也称为无线通信呼叫处理器），是逻辑控制部分的核心。U701、U702为程序存储器和数据存储器。

（2）逻辑控制部分原理分析

1）中央处理器　中央处理器也称作无线通信呼叫处理器，如图9-11（见全文后插页）所示，它可以完成以下几方面工作：

① 从程序存储器EEPROM取指令，并执行存储在EEPROM中的程序；



图 9-8　功率放大电路原理图

标准分享网 www.bzfxw.com 免费下载

② 与外部数据存储器 SRAM 进行数据交换；

③ 进行数字语言编码；

④ 进行数字信号处理；

⑤ 输出射频控制信号，并控制射频部分的接收和发射；

⑥ 扫描键盘输入信息；

⑦ 控制显示电路及指示状态电路；

⑧ 控制与 SIM 卡之间的通信；

⑨ 控制中频模块及调制解调器工作；

⑩ 控制与外设之间的通信；

⑪ 控制其它信号。



图 9-9　发射功率控制电路

由图可见，U700 中央处理器构造了地址总线和数据总线。存储器是通过这些总线与中央处理器连到一起的。另外通过芯片的片选控制信号和读/写控制信号来实现对不同的存储器的操作。

2）程序存储器　V998 手机的程序存储器 U701 是采用 28F16B3 实现的，该芯片的A0～A19 为地址线，与中央处理器连接时应接到中央处理器的地址总线上，芯片的 D0～D15 为数据线，应接到中央处理器的数据总线上，B3 端应接到中央处理器的读/写控制线上，用以控制对其读/写操作。28F16B3 存储器电路如图 9-12 所示。该存储器内存储着手机的管理及运行控制软件，及各种控制信息。如功率控制数字信息、接收及发射频率控制信息等。



图 9-10　逻辑控制部分框图

3）数据存储器　V998 手机的数据存储器 U702 是采用 KM16FX1000 实现的，该芯片的 A0～A15 为地址线，与中央处理器连接时应连到其地址总线上，芯片的 IO1～IO16 为 16 位数据线，应接到中央处理器的数据总线上，G5 端应接到中央处理器的读/写控制线上，用来控制对其进行读/写操作，B5 端为片选端，只有在选中该芯片时，它才能与中央处理器进行数据交换，否则应处于三态状态，带有 NC 符号的端子是表示该端子在芯片内部没有连接，可以悬空不管。SRAM 存储器 KM16FX1000 在手机电路中主要用于存储中央处理器在执行程序时的一些临时性数据，或状态的暂存。



图 9-12　程序存储器电路



图 9-13　数据存储器电路

标准分享网 www.bzfxw.com 免费下载

以上接收电路、发射电路及逻辑控制部分构成了手机的核心电路。在电路读识过程中，应以这三个部分为重点，掌握其各部分的结构、原理及工作特点后，即可大体对手机电路的组成及工作原理有了大致的了解，在掌握了以上三部分电路原理后，其余电路（如电源供电切换电路、时钟电路等）的分析就非常容易掌握了。

第二节　VCD电路分析

一、VCD基本原理

为了更清晰地掌握VCD电路的工作情况，首先，介绍一下，VCD电路的有关图像、声音数据压缩和解压缩的原理、标准及格式，这是VCD电路有关信号变换的基础性知识。

1. 图像压缩编码和解码原理　图像信息存储、传输时，存储容量及信号传输速度是较重要的指标。研究发现，如果对图像数据采取压缩及解压缩技术将对提高整个图像信息系统的性能十分必要。

（1）图像压缩、解压方式　针对于图像压缩可以采用多种方式。在此介绍三种方式：

① 亮度、色度采样方式　在实现上考虑到图像系统传输和处理的一般是亮度信号和色度信号，而人对亮度信息较敏感，而对色度信息不十分敏感，因此对亮度信号传输时采样点比色度信号采样点多，这样既能保持亮度信号的高质量传送，也对不必要高质量传输的色度信号减少了传输次数，而人眼对图像信息的感觉基本不变，即感觉清晰度没变。

② 图像分块压缩方式　在对图像进行数字处理时，首先将每一帧图像分成若干块，每块由若干个像素组成（像素是构成图像的最小单位），然后再对图像的数据块和像素数据进行压缩处理。可见同样大小的图像里含有的像素越多，图像的清晰度就越高。例如彩色电视机的PAL制，一般可将一帧图像分成396块。

③ 图像帧内及帧间数据压缩方式　电视图像在传输时，一般是每秒钟传送25～30帧画面图像，这样人眼对电视画面能有非常好的画面变化连续感，在相邻的两帧画面作比较时，我们可以发现绝大部分的信息是相同的只有一少部分起了变化，这样相同的数据在下一帧画面传输时，即可以采用帧间数据压缩的方式将其压缩，以提高信号传输的效率。另外，同一帧画面内也存在很多冗余信息，那么在信息传输时，我们可以将图像的一些重要信息，尤其是人眼敏感的信息，进行精确的传输，而对那些冗余信息和一些非重要信息，进行压缩再传输，这种对静止的单独的一帧画面的压缩，我们称之为帧内数据压缩，而前面两帧数据之间活动图像的压缩，我们称之为帧间数据压缩。

（2）帧内、帧间数据压缩技术

① 帧内数据压缩　此压缩手段主要是针对静止画面的压缩，首先要对整个画面图像进行分割，分成很多小的单元块，然后采用离散余弦变换，将图像信号变换成频域信号，舍去一部分不重要的频率分量，保留重要的频率分量，来传输信号，经过扫描、量化处理和可变长度编码处理后，可以达到帧内数据压缩的目的。在数据解码图像恢复时，再采取其逆过程将已压缩的数据解压还原成压缩前的图像格式。

② 帧间数据压缩　对于变化的图像，其相邻两帧画面绝大部分信息是相同的，在存储和传输该图像时，可以将相邻两个画面的第一帧画面作静止的画面，采用帧内数据压缩方式将其压缩，以后的画面，只需存储、传输与前一帧画面不同的信息；在解压时，可将前一帧

画面恢复后，再结合以后画面与前一帧画面的差异的数据，则可以将后面的画面恢复。

③ MPEG-1 编码　MPEG 是 Moving Picture Experts Group（活动图像专家组）的英文缩写，MPEG-1 是以 MPEG 系列命名的第一个图像数据压缩标准，它是 VCD 处理图像数据的压缩标准，压缩后的数据可以在广播电视、计算机网络等通信网络中传输。MPEG-1 对图像和声音进行压缩，采用此标准压缩，图像数据可压缩为原数据的 1/25～1/200 倍；音频数据压缩后数据为原数据的 1/6 左右。

MPEG-1 编码的数据从结构上，可以看作由两部分组成。其一为系统层，该层主要起控制作用，由定时信号、声音图像数据流分解标志、音频和视频同步信号等组成；其二为压缩层，该层主要是需要传输的数据，这些数据是由压缩后的音频和视频数据组成。其中视频数据结构又可以分几个层次：系列层、画面群层、画面层、薄片层、宏块层、区块层。各层次结构如图 9-14 所示。由图可见系列层、画面群层、画面层、薄片层数据结构相同，每一层都有自己的起始码，以利于区分；只有宏块层和区块层无起始码，但都设置了结束码，也可以实现区分代码的作用。宏块层和区块层是压缩数据的最小操作单元；薄片层是由一个或多个连续的宏块组成；画面层是系列层的编码基本单元也称作图像；画面群层一般由 25～30 幅画面组成，也可以称作图像组；系列层一般由序列头、若干画面群层、序列尾组成。由此可见，按 MPEG-1 压缩编码标准进行编码，所得到的压缩数据格式层次分明、步骤清晰，不易出错。



图 9-14　MPEG-1 视频数据层面结构

MPEG-1 标准中，含有两种图像格式　两种图像格式的扫描行数不同，像素纵横比不同，但都近似为正方形。两种图像格式有共同的像素速率、编码率。

④ 图像的压缩编码及解压缩　采用 MPEG-1 标准对图像进行压缩编码时，首先将画面群中的第一幅画面送入编码器，将其分成许多宏块、区块，然后再进行离散余弦变换编码及系数量化处理，再进行可变长度编码，得到一个最简的区块数据编码，然后再对其它区块编码，余此类推，将第一幅画面全部压缩成数据编码。重复前述步骤，再对第二幅画面进行压缩编码，得压缩的数据编码，将此数据与第一幅画面编码的数据进行比较，如果两帧数据差别很小时，则将差别部分存储起来，其它大部分信息都是重复的，可以忽略掉；如果两帧数据相差很大时，说明此画面与前一画面在图像主体内容和背景内容都发生了明显的变化，则应将此画面存储，继续前述过程，完成整个图像的压缩编码。

解压缩是压缩编码的逆过程，针对于 VCD 播放机，是将从 CD-ROM 中读出的压缩编码信号，送到输入缓冲器，然后将图像的编码标志等信息与图像数据分离，再送解压缩电路。经过可变长度码解调器，将编码时压缩的数据恢复为压缩前的离散余弦变换编码量化数值，

标准分享网 www.bzfxw.com 免费下载

完成反量化变换，得到的数据再送到离散余弦逆变换电路，将数据恢复为压缩变换前的图像数据，若干块宏区块结合到一起的数据，即可以恢复出一帧画面，然后将其送入帧数据存储器，最后将得到的若干帧画面数据，重新排定输出顺序，由输出电路输出出来，视频输出数据经D/A转换后，即变换为红、绿、蓝三个基色模拟电压信号。

2. 音频压缩编码和解码原理　声音信息在VCD机中与图像信息一样也需要压缩与解压缩变换。这是由于人的耳朵对不同频率的声音具有不同的听觉灵敏度，主要的听力范围是在1～5kHz频率范围，而低于1kHz或10kHz以上的频段声音，人的耳朵对其感觉程度极低，如果将声音信息压缩，则1～5kHz频段的声音应十分注意压缩的质量，而其它频段的声音对人的耳朵不起什么作用，属于冗余信息，可以忽略掉或者在量化编码时作一些简化处理。另外人的耳朵对声音存在着掩蔽效应，即两个频段相近的声音信号，如果一个信号音量很大，一个信号音量较小，则较小的声音信号将被掩蔽起来，听不到了，只能听到音量大的声音。利用人耳对声音的掩蔽效应，我们在形成声音信号的压缩数据时，就可以将音量较大信号附近的一些小信号忽略掉，因为人耳只能听到大音量信号，而感觉不到在大音量信号频段附近小音量信号的存在，也就是说此小音量信号对人耳没有任何作用，可以丢弃。以上原理在伴音数据压缩中起着非常重要的作用。

对声音信号的编码一般是采用子带编码技术，该技术是将时域的声音信号转变为频域的声音信号，然后再将其分成若干个子频带，再对每个子频带分别进行数字编码。子带编码在实现上是采用带通滤波器将声音信号分成若干个子频带，再进行量化编码，形成压缩数字信息。

音频MPEG-1压缩标准是VCD机声音压缩及解压的依据。它采用子带编码技术以及听觉掩蔽等原理，对经带通滤波器处理后得到的各子带信号进行采样量化，并根据不同频段上，大音量信号对其附近小音量信号的掩蔽作用，对不同频段取不同的量化步长，以达到对主要信号尽量精确的处理，而对听觉效果影响不大的信号忽略舍弃。声音信号的压缩编码与图像的压缩编码一样，也要经过变换、量化、码位压缩等处理过程将各子频带信息变为压缩的数字信息。

解压缩是压缩编码的逆过程，针对于VCD播放机，是将从CD-ROM中读出的压缩编码信息分离出声音信息，从中找出各子带相应的数据、压缩时码位的分配、以及各子带声音强弱程度，再进行量化过程的反变换，将压缩的数据还原变换为原来的音频信号。

VCD播放机在播放时声音和图像应同时进行播放，即要保证声音和图像信号同步，才能达到良好的视听效果。MPEG-1标准为实现声音和图像的同步而设立了一个系统时钟，以此作为编码时时间的参考基准，同时又将图像和声音数据分成许多播放单元，数据在编码时，每个播放单元前附加1个标志，如此标志出现，则表示前一个播放单元已播放结束，马上再开始的将是新的单元的图像和声音；这样可以较好地协调同一单元内图像和声音的同步，完成同步的要求。

图像和声音的解压缩是VCD播放机的关键技术，现在一般都采用专用集成电路来实现其解压缩功能。

3. VCD播放机解压缩电路构成　VCD播放机解压缩电路主要由CD-ROM解码电路、组合逻辑电路、MPEG-1视频解压缩电路、MPEG-1音频解压缩电路、显示控制电路等组成，如图9-15所示。



图 9-15　VCD 播放机解压缩部分框图

CD-ROM 解码电路是完成从 CD-ROM 的数据中取出压缩的数据信息，并将获得信息数据实现串行到并行数据的转换，以实现后续电路的相应 MPEG 解码。组合逻辑电路是实现将压缩的数据信息分解为视频压缩数据和音频压缩数据，并将分解后的数据提供给相应电路，同时应保证图像与声音同时解压，以实现图像与声音同步。MPEG-1 视频解压缩电路是实现将压缩的数据进行可变长度编码的解码，然后再反量化，再送到离散余弦逆变换电路等工作。MPEG-1 音频解压缩电路是实现将 CD-ROM 解码电路分离出来的压缩音频信号，解压缩还原为数字音频信息。数字量到模拟量转换器是实现将数字音频信号转换成模拟音频信号的电路。显示控制电路是用来管理有关显示的一些参数，再汇合经过 MPEG-1 视频解压缩数据进行显示处理。

二、主要集成电路芯片介绍

VCD 播放机电气电路主要是以集成电路为核心，同时选配一定的外围电路实现的，了解这些集成电路是读懂其电路原理图的基础，在此仅介绍与解缩电路有关的部分集成电路。

1.MPEG-1 解压缩芯片

（1）型号　CL484 MPEG-1 解压缩芯片。

（2）管脚　CL484 是美国 C-Cube 公司生产的 VCD 解压缩芯片，该芯片是 128 脚扁平封装，其管脚定义如图 9-16 所示。

（3）主要参数

1）电源电压最大值　+5V。

2）芯片最大功耗　1W。

3）同时支持 VCD1.1 版本和 VCD2.0 版本。

4）目录浏览功能好　屏幕目录可达 9 个。

5）具有 CDG 图像功能。

6）具有中文显示用户设定的信息功能。

（4）应用注意事项　CL484 是一个高度集成的 VCD MPEG-1 解码器。它内部集成了 CD-ROM 解码器、MPEG-1 视频及音频解码器、静止画面解码器等功能。内部在结构上由 RISC CPU 微处理器、视/音频解压缩处理器、总线扩展接口、视频接口、音频接口、CD-DSP 接口等组成，各部分之间以芯片内部总线相连接。

CL484 的 RISC　CPU 是由一个 32 位 ALU、寄存器、计数器等构成。它主要是控制、协调解压缩工作的进行，保持音频解压缩和视频解压缩同步进行。当 CL484 接收到 CD-DSP 的串行数据后，首先将数据送入其内部的先进先出寄存器，运算判断其信号性质后，确定信息是标志状态信息还是用户数据信息，并进行分离，将用户数据送入解压缩处理器。

视/音频解压缩处理器由可变长度解码器、反量化变换器、离散余弦逆变换电路等组成。它主要是完成视频、音频信号的解压缩工作，当其接收到 RISC CPU 送来的压缩数据后，即

标准分享网 www.bzfxw.com 免费下载



图 9-16　CL484 管脚定义

自动进行解码的一系列运算、操作，将压缩数据还原成压缩前的图像和声音信号。

总线扩展接口是指 CL484 与外部程序存储器、数据存储器、其它计算机等进行联接的接口线。通过总线扩展接口，CL484 可寻址 16M 位程序存储器和 8M 位数据存储器，并可以通过 8 位并行数据总线与其它微机接口，进行数据交换。其中 53～63 脚的 MA［0］～MA［9］，23～31 脚的 MD［0］～MD［7］，34～42 脚的 MD［8］～MD［15］为外扩存储器的数据及地址总线，通过 32、33 脚的 ROM 片选线来选择外扩 ROM 存储器的哪一个与 CL484 交换信息，8～15 脚中的 HD［0］～HD［7］为与其它微机联接的 8 位并行数据总线。

视频电路是将已经解压缩的数据，在视频像素时钟信号的操作下，输出行同步信号（从 96 脚）、场同步信号（从 95 脚），提供给视频编码器实现视频编码，以一定的彩色电视机制式编码为复合彩色视频信号。视频输出从 66～94 脚的 VD［0］～VD［23］这 24 条数据线

输出，根据输出像素格式的不同，可以是 24 位 RGB 模式（如 RGB-RGB 的格式），或者是 16 位 YC_BC_R 模式（如 C_BY-C_RY 格式），也可以是 8 位的 YC_BC_R 模式（如 C_B-Y-C_R-Y 格式）。

音频接口电路是将已经解压缩的音频脉冲信号，串行输出提供给数模转换器，同时还输出左右声道时钟信号、音频位时钟信号，其左右声道信号的极性及每一个音频采样信号的次序及数目都可以编程设定。另外也可以通过程序来控制该接口电路输出数据的电平。

CD 接口是接收 CD-DSP 来的串行数据接口，它具有 CD-ROM 解码模式和 CD-DA 模式，支持多种不同的输入版本，也支持子码输入，具有 CD-G 译码功能。

CL484 其管脚功能说明见表 9-2。

表 9-2　CL484 管脚说明

管　脚	名　称	功　能　说　明
1	HSEL [2]	3 位微机接口地址线最高位
2	$\overline{DS}$	微机数据选通脉冲
3	R/$\overline{W}$	微机读写控制线
4	CFLEVEL	已编码数据状态标志符
5	$\overline{DTACK}$	与微机数据交换标志符
6	HD [0]	与微机连接的 8 位并行数据总线
7	VDD3	3.3V 电源电压输入
8	HD [1]	与微机连接的 8 位并行数据总线
9	HD [2]	
10	V_{SS}	电源地
11	HD [6]	
12	HD [4]	
13	HD [5]	与微机连接的 8 位并行数据总线
14	HD [6]	
15	HD [7]	
16	V_{SS}	电源地
17	$\overline{TEST}$	IC 测试端
18	V_{SS}	电源地
19	XTLIN	晶振输入
20	XTLOUT	晶振输出
21、22	VDD3	3.3V 电压输入
23～28	MD [0] ～MD [5]	存储器数据总线
29	VDD3	3.3V 电源电压输入
30	MD [6]	存储器数据总线
31	MD [7]	
32	$\overline{MCE}$ [0]	存储器片选信号
33	$\overline{MCE}$ [1]	
34～42	MD [8] ～MD [15]	存储器数据总线
38	V_{SS}	电源地
43	VDDMAX	最大电源电压输入（+5V）
44	$\overline{LCAS}$	低位列地址选通
45	$\overline{LCASIN}$	低位数据锁定
46	V_{SS}	电源地
47	$\overline{MEW}$	存储器写有效信号
48	$\overline{UCAS}$	高位列地址选通
49	VDD3	3.3V 电源电压输入
50	$\overline{UCASIN}$	高位数据锁定

标准分享网 www.bzfxw.com 免费下载

（续）

管　脚	名　称	功　能　说　明
51	$\overline{RAS}$ [0]	行地址选通
52	$\overline{RAS}$ [1]	行地址选通
53～63	MA [9] ～MA [0]	存储器地址总线
58	V_{SS}	电源地
64	RESERVED	保留
65	VDD3	3.3V 电源输入
66～94	VD [0] ～VD [23]	视频数据总线
73、85、90	V_{SS}	电源地
77、81、98	VDD3	3.3V 电源输入
95	$\overline{VSYNC}$	视频场同步信号
96	$\overline{HSYNC}$	视频行同步信号
97	$\overline{VOE}$	视频输出有效
99	VLCK	视频时钟
100、102	V_{SS}	电源地
101	$\overline{RESET}$	微机复位信号
103	CD-C2P0	误码检测（输入）
104	CD-LRCK	左右时钟信号（输入）
105	CD-DATA	数据信号（输入）
106	CD-BCK	位时钟信号（输入）
107	DA-LRCK	输出左右时钟信号
108	DA-DATA	输出数字音频数据
109	DA-BCK	输出位时钟信号
110、112	VDD3	3.3V 电源输入
111	DA-XCLK	输出时钟信号
113	$\overline{INT}$	微机中断请求
114	CDG-S0S1	输入子码帧同步信号
115	HOST-ENA	主接口有效
116	ROM-ENA	ROM 初始化
117	CDG-VFSY	
118	DAC-EMP	输出 DAC 加重标志符
119	CDDA-EMP	输入加重标志符
120	CDG-SDATA	输入子码信号
121	CDG-SCLK	子码位时钟信号
122	CDDA/VCD	格式控制
123	VDDMAX	最大电源电压输入（+5V）
124	FSC1	NTSC 制式
125	V_{SS}	电源地
126	FSC4	PAL 制式
127	HSEL [0]	3 位微机接口地址线
128	HSEL [1]	

2. 数字视频编码及 D/A 转换器

（1）型号　SAA7185 数字视频编码及 D/A 转换器。

（2）管脚　SAA7185 是荷兰飞利浦公司生产的视频编码器，该芯片是 68 脚扁平封装，其管脚定义如图 9-17 所示。

（3）主要参数

1）同时支持 PAL 及 NTSC 制式标准。

2）含有 3 个 8 位数据输入端口。

3）含有 1 个 10 位精度 D/A 转换器。

4）外部时钟 27MHz。

5）具有将数字亮度信号和色度信号编码为复合视频信号的功能。



图 9-17　SAA7185 管脚定义

（4）应用注意事项　SAA7185 是功能极强、应用方便的高集成度的数字式视频编码器。其内部电路结构如图 9-18 所示。应用时应十分注意同步时钟电路部分的外部 27MHz 时钟的



图 9-18　SAA7185 内部逻辑框图

标准分享网 www.bzfxw.com 免费下载

精度，如果不准，可能引起图像彩色失真，或图像不稳定，严重时甚至可能无彩色图像。SAA7185 各管脚的功能见表 9-3。

表 9-3　SAA7185 管脚说明

管　脚	名　　称	功　能　说　明
1	V_{SS}	数字地 1
2～5	DP4～DP7	68 脚为高电平时，为 MPU 高 4 位并行数据线
6	RCV1	视频口光栅控制 1，可设为垂直同步输出
7	RCV2	视频口光栅控制 2，可设为水平同步输出
8	V_{SS}	数字地 2
9～16	VP0～VP7	8 位分时传送 R、G、B 信号输入端口
17	V_{DD1}	数字电源 1
18	SEL-ED	编码器数据选择
19	V_{SS}	数字地
20～27	MP7～MP0	8 位数据传送端口
28	V_{SS}	数字地
29	RCM1	MPEG 口光栅控制 1，垂直同步
30	RCM2	MPEG 口光栅控制 2，水平同步
31	KEY	用于字符显示键盘输入，高有效
32～34	OSD0～OSD2	屏幕上显示数据输入
35	V_{SS}	数字地
36	CDIR	时钟选择控制，该脚为高电平时选择 27MHz 时钟
37	V_{DD2}	数字电源 2
38	LLC	视频编码同步 27MHz 时钟
39	CREF	时钟基准信号
40、41	XTAL0、XTAL1	系统时钟晶体振荡回路端子
42	V_{SS}	数字地
43	RTC1	时实控制输入
44	AP	测试端子，正常工作时接数字地
45	SP	测试端子，正常工作时接数字地
46	$V_{ref}L$	D/A 变换低电压输入
47	$V_{ref}H$	D/A 变换高电压输入
48	$V_{DD}A$	模拟电源电压
49	CHROMA	色度信号模拟输出
50	$V_{DD}A$	模拟电源电压
51	Y	亮度信号模拟输出
52	$V_{SS}A$	模拟电源地
53	CVBS	CVBS 视频输出
54	$V_{DD}A$	模拟电源电压
55	CUR	输入放大器反馈电流输入
56	$V_{DD}A$	模拟电源电压
57	$\overline{RESET}$	复位输入，低电平有效
58	$\overline{DTACK}$	并行 MPU 接口确定
59	R$\overline{W}$/SCL	68 脚为高电平时，为并行 MPU 读写信号；为低电平时，为 I^2C 总线时钟输入
60	A0/SDA	68 脚为高电平时，为并行 MPU 地址信号；为低电平时，为 I^2C 总线串行数据线
61	$\overline{CS}$/SA	68 脚为高电平时，为并行 MPU 片选信号；为低电平时，为 I^2C 总线地址选择
62	V_{SS}	数字地
63～66	DP0～DP3	68 脚为高电平时，为 MPU 并行数据输入端口；为低电平时，为视频口线
67	V_{DD}	数字电源
68	SEL-MPU	选择 MPU 接口。为高电平时，并行 MPU 接口有效；为低电平时，I^2C 总线接口有效

3. 卡拉 OK 处理电路

(1) 型号　YSS216B 卡拉 OK 处理电路。

(2) 管脚　YSS216B 是雅马哈第 2 代卡拉 OK 处理器，该芯片为 64 脚扁平封装，其管脚定义如图 9-19 所示。

(3) 主要参数

1) 电源电压 +5V。

2) 具有 3 个通道模数转换通道。

3) 具有一个通道数模转换通道。

4) 具有 DRAM 接口。

5) 具有数字音频信号输入/输出接口。

(4) 应用注意事项　YSS216B 是功能极强的大规模集成电路，它只需要外接 1 个 DRAM，就可以完成很多功能。在微处理器的控制下，可以完成多级音调控制、话筒混响可调、环绕声效果综合处理、声音处理等功能。其内部电路框图如图 9-20 所示。由图可见该芯片是以数字信号处理器 DSP 为核心，配以微处理器接口、输入/输出接口、模/数转换、数/模转换、DRAM 接口等构成。其管脚功能说明见表 9-4。其 13 脚输入时钟频率应为 16.934MHz。左、右声道音频信号和话筒音频信号分别从 56、60、61 脚输入到 A/D 转换电路，其 A/D 转换电路的采样频率为 44.1kHz。



图 9-19　YSS 216B 管脚定义



图 9-20　YSS 216B 内部结构逻辑框图

表 9-4　YSS216B 管脚说明

管　脚	名　称	功　能　说　明
1	VDD	数字+5V 电源
2	$\overline{CS}$	微处理器接口片选信号输入
3	CDI	微处理器接口串行数据输入
4	$\overline{SCK}$	微处理器接口串行时钟输入
5	SDSY	位时钟输入
6	$\overline{ANLS}$	YM 7110 数据输入
7	DI	串行数字音频信号输入
8	BCI	左右时钟输入
9	DO	串行数据输出

标准分享网 www.bzfxw.com 免费下载

（续）

管脚	名　称	功　能　说　明
10	L/R	左右时钟输出
11	BCO	16.934MHz 位时钟输出
12	MCKO	主时钟信号输入（16.934MHz）
13	XI	晶振信号输入，或主时钟输入
14	XO	晶振信号输出
15	$\overline{CAS}$	外部 DRAM 接口列地址选通信号
16	MD3	外部 DRAM 接口，数据 3 输入/输出
17	V_{SS}	数字地
18	$\overline{OE}$	外部 DRAM 输出允许信号
19	MD0	外部 DRAM 接口，双向数据 0
20	MD1	外部 DRAM 接口，双向数据 1
21	$\overline{WE}$	外部 DRAM 接口，读/写控制信号
22	$\overline{RAS}$	外部 DRAM 接口行地址选通
23～25	MA6～MA4	外部 DRAM 接口地址 6～4
26	VDD	数字 +5V 电源
27	MA7	外部 DRAM 接口地址 7
28～31	MA3～MA0	外部 DRAM 接口地址 3～0
32	MD2	外部 DRAM 接口数据 2
33	V_{SS}	数字地
34～50	NC	未连接
51	CHL	左声道模拟信号输入采样保持电容连接端
52	CHR	右声道模拟信号输入采样保持电容连接端
53	CHM	话筒模拟信号输入采样保持电容连接端
54	AOM	话筒 DAC 输出通道
55	AVSS	模拟地
56	AIL	左通道 DAC 输入
57	CV	ADC 变换电路中点电压
58	NC	未连接
59	AVDD	模拟 +5V 电源
60	AIR	右通道 ADC 输入
61	AIM	话筒 ADC 输入
62	DEPI	去加重控制输入
63	TI	测试端子，不连接
64	$\overline{IC}$	初始化复位清零输入，低电平有效

三、VCD 部分电路分析

VCD 播放机总体来看由两大主要部分组成，一部分是 CD 唱机部分，一部分是 VCD 解压缩电路，两部分都在微处理控制下，协调工作。在此以长虹牌 VD 3000 VCD 来分析其部分电路的工作情况。以下说明解压电路，解压缩电路的总体结构如图 9-15 框图。

长虹牌 VD3000 VCD 播放机的 MPEG-Ⅰ数字视频解码是采用美国 C-Cube 公司的 CL484 实现解码，以 CL484 为核心构成了视频解码及处理电路、音频解码及处理电路，其视频电路组成逻辑框图如图 9-21 所示。由图可见，视频电路在系统控制用 CPU（CH52012）控制下，由 CL484 对来自 CD 唱机的压缩编码信息进行解码处理，解码电路扩展设计了一个 ROM（27CO10），一个 DRAM（UPD424260），以及视频编码器，视频编码器由荷兰飞利浦公司的 SAA 7185 完成。由此图可以较清晰地了解视频电路里，MPEG-I 解码芯片、视频编码芯片、CPU 芯片、程序存储器芯片及数据存储器芯片间信号的总体关系。



图 9-21　视频电路组成逻辑框图

长虹 VD3000 VCD 音频电路组成逻辑框图如图 9-22 所示。由图可见，音频电路的 MPEG-1 解码部分与视频解码部分共用同一个 CL 484 解压缩芯片。该芯片 CL 484 接收压缩的音频信息，经过 CL 484 解压缩后，送给卡拉 OK 处理电路（此处的卡拉 OK 处理电路采用 YSS 216B 集成电路，该集成电路前面已介绍过），卡拉 OK 处理电路 YSS 216B 正常工作需外扩展一片存储器 DRAM。该芯片在 VFD 显示控制 CPU（CH52010）管理下，对经过 CL484 解压缩后的信号进行数字信号处理，然后从第 9 脚输出串行音频数字信号，供给数模转换器 SM5875BM，输出左、右声道模拟音频信号（SM5875BM 是一个用于音频数字信号噪声整形、并具有数字信号去加重、数字式音量衰减、数字静音，内含有数字滤波器及模拟信号低通滤波器的专用芯片）。视频解压缩电路和音频解压缩电路结合在一起构成了 VCD 的声音图像还原电路。长虹 VD3000 VCD 将声音信号的解压处理部分设计在主板上、将视频电路单独设计了一块解码板。

以下，就以解码板来说明其图解分析。长虹 VD3000 VCD 解码板电路原理图如图 9-23（见全文后插页）所示。

由图可见，解压板是以 MPEG-1 解压芯片 CL 484 为核心构成，则我们可以以 CL484 为核心画出解压板的总体逻辑框图如图 9-21，这样可以使我们从电路板的总体结构、及全局角度了解每块集成芯片的作用及功能。解压板的专用芯片 CL484 及视频编码器 SAA7185 在前面已经详细地介绍了每个器件的特点、逻辑功能、使用注意事项及管脚功能定义等。在此就可以利用对器件的熟悉进一步地分析其工作情况。

首先来自 CD 唱机电路的压缩信号从 CL 484 的 103～106 脚输入，103 脚为 CD 误码指

标准分享网 www.bzfxw.com 免费下载



图 9-22　音频电路组成逻辑框图

针信号 C2P0，104 是 CD 左、右声道时钟输入端，105 是 CD 串行压缩数据输入端，106 是数据位时钟输入端，这些引脚既是 MPEG-1 解缩芯片 CL 484 的输入信号，也是整块解码板的输入信号。

CL484 是在微处理器 N705（CH52012）的控制下工作，CH52012 的 20～22 脚（A10～A12）与解压芯片 CL484 的 127、128、1 脚（HSEL-0～HSEL-2）相连为 CL484 提供地址信号。CL484 的 6、8、9、11～15 脚（HD［0］～HD［7］）与 CH52012 的 47～54 脚（A0～A7）相连，做为微处理器与解压芯片间信息交换的 8 位并行数据总线。

CL484 应用电路需外扩程序存储器和数据存储器才能工作，在此电路扩展了一片 N704（ROM 27C010）及一片 N703（DRAM UPD424260）。CL484 通过 53～63 脚（MA9～MA0）10 根地址总线分别与 ROM 27C010 的 26、27、5～12 脚相连，并与 DRAM UPD424260 的 26～22 脚、19～16 脚相连，做为 CL484 取指令或存取数据的地址信号总线。CL484 的 23～31 脚、34～42 脚（MD0～MD15）是 16 位双向存储器数据并行总线。该数据总线分别与 N704（ROM）、N703（DRAM）的 I/O1～I/O16 相连。CL484 的 32 脚（MCE0）给 ROM 27C010 提供读程序存储器程序的允许信号。

CL484 解码的视频信号将送给 N702（SAA7185）视频编码器。SAA7185 视频编码器在前面集成芯片介绍时已充分详细地说明了。由 CL484 的 69～72、74、83、84、86 管脚输出解码信息送给 SAA7185 的 16～9 脚，通过这 8 位数据口将解压后的数字量传送给视频编码器 SAA7185。另外，视频编码器 38 脚（SAA7185 内部锁相环频率发生器产生的时钟）连接到 CL484 的 99 脚，给 CL484 做视频像素时钟。该时钟频率为 27MHz，经 CL484 内部集成电路分频后，得行同步信号（由 CL484 的 96 脚输出）、及场同步信号（由 CL484 的 95 脚输出），分别连接到 SAA7185 的 7 脚（RCV2 水平同步信号）、6 脚（RCV1 垂直同步信号），这样在水平、垂直两个同步时钟的操作时对来自 CL484 的解压信号进行编码。

另外，由图 9-23 可见，经过 CL484 解压缩也将得到数字音频信号，该信号是以脉冲编码调制方式输出，由 CL484 的 107 脚（左、右声道时钟信号输出）、108 脚（数字音频数据串行输出端）、109 脚（位时钟信号输出端），返送回主板电路的音频 DAC 转换部分。同时，CL484 的 118 脚（加重 DAC 标志）、119 脚（输入加重标志）也与主板音频电路直接相连。

在解压板的电路中有三个集成芯片需要外加晶振以给芯片提供外部时钟。它们分别是解压芯片 N701（CL484）需 40.6MHz，接于 CL484 的 19、20 脚；N705（CH52012）微处理器需要 8.388MHz 晶振，接于 CH52012 的 41、42 脚；视频编码器 N702（SAA7185）需 27MHz，接于 N702 的 40、41 脚。各芯片只有加入以上恰当的时钟脉冲，才能正常工作。

由前面分析可知，我们所分析电路板的几个关键集成电路的逻辑功能及特性是分析电路前提。有了对它们的了解，可以大体上知道电路板的大致用途，进而可以按信号的传递关系画出整个电路的总体结构框图及按电路板块或功能块再画出相应的分解后的逻辑框图，然后再详细分析每个板块或功能块的工作原理以及各块之间的关系。最后按信号的流程关系再来进一步分析整个电路的工作情况。

标准分享网 www.bzfxw.com 免费下载

附　　录

附录 A　常用 TTL 集成电路型号索引

本附录按 TTL 集成电路序号顺序给出了国内、国外 TTL 集成电路供查阅。

表 A-1　常用 TTL 集成电路型号索引

品种代号	品 种 名 称	型 号 举 例
00	四 2 输入与非门	54/7400、74LS00、74HC00、CT400D
01	2 输入四与非门（OC）	54/74H01、74LS01、74HC00、CT4001
02	2 输入四或非门	54/7402、74LS02、74HC02、CT2002
03	2 输入四与非门（OC）	54/7403、74LS03
04	六反相器	54/7404、74LS04、74HC04、74S04、CT4004
05	六反相器（OC）	54/7405、74LS05、74S05、CT4005
06	六高压输出反相缓冲器/驱动器（OC，30V）	54/7406、CT4006、CT2006
07	六高压输出缓冲器/驱动器（OC，30V）	54/7407、CT4007、CT2007
08	2 输入四与门	54/7408、74LS08、74HC08、CT4008
09	2 输入四与门（OC）	54/7409、74LS09、CT4009
10	3 输入三与非门	54/7410、74LS10、CT4010
11	3 输入三与门	54/7411、74LS11、CT4011
12	3 输入三与非门（OC）	54/7412、74LS12、CT4012
13	双 4 输入与非门（有斯密特触发器）	54/7413、74LS13、CT4013
14	六反相器（有斯密特触发器）	54/7414、74LS14、CT4014
15	3 输入三与门（OC）	54/7415、CT4015、CT2015
16	六高压输出反相缓冲器/驱动器（OC，15V）	54/7416、CT4016、CT2016、74LS16
17	六高压输出缓冲器/驱动器（OC，15V）	54/7417、74LS17、CT4017
18	双 4 输入与非斯密特触发器	7418、74LS18、CT2018
19	六反相斯密特触发器	7419、74LS19、CT4019
20	双 4 输入与非门	54/7420、74HC20、74LS20
21	双 4 输入与门	54/7421、74LS21、CT4021
22	4 输入双与非门（OC）	54/7422、74LS22、CT4022
24	四 2 输入与非斯密特触发器	7424、74LS23、CT4023
25	双 4 输入或非门（有选通端）	54/7425、54/74LS25、CT4025
26	2 输入四与非缓冲器（OC、15V 高压输出）	54/7426、54/74S26、CT4026
27	3 输入三或非门	54/7427、74LS27、HO74LS27
28	2 输入四或非缓冲器	54/7428、54/74LS28、CT1028
30	8 输入与非门	54/7430、CT4030、74LS29
32	2 输入四或门	54/7432、CT4032、74LS32
33	2 输入四或非缓冲器（OC）	54/7433、74LS33、CT1033

（续）

品种代号	品 种 名 称	型 号 举 例
34	六缓冲器	7434、CT1034、74S34
35	六缓冲器（集电极开路输出）	7435、CT1035、74LS35
36	2 输入四或非门	54/74HC36、74LS36、CT4036
37	2 输入四与非缓冲器	54/7437、SN74LS37、CT2037
38	2 输入四与非缓冲器（OC）	54/7438、SN54LS38、CT4038
40	4 输入双与非缓冲器	7440、74LS40、CT1040
41	BCD-十进制译码器/驱动器	7441、74LS41、CT1041
42	4 线-10 线译码器（BCD 输入）	MM54HC42、74LS42、CT4042
43	4 线-10 线译码器（余 3 码输入）	CT1043、SN74LS43、CT2043
44	4 线-10 线译码器（余 3 格雷码输入）	CT1044、HD74LS44、CT4044
45	BCD-十进制译码器/驱动器	SN7445、CT1045、74S45
46	4 线-七段译码器/驱动器（BCD 输入、反码 OC 输出）	5446A、74LS46、CT1046
47	4 线-七段译码器/驱动器（BCD 输入，OC）	SN74LS47、74S47、CT1047
48	4 线-七段译码器/驱动器（BCD 输入）	7448、74LS48、CT4048
49	4 线-七段译码器/驱动器（BCD 输入，OC）	CT5449、54LS49、CT1049
50	双 2 路 2-2 输入与或非门（一门可扩展）	CT1050、54LS50、CT4050
51	双 2 路 2-2 输入与或非门	CT1051、CT4051、74LS51
52	4 路 2-3-2-2 输入与或门（可扩展）	CT54H52、74LS52
53	4 路 2-2-2-2 输入与或非门（可扩展）	CT5453、74S53、CT4053
54	4 路 2-2-2-2 输入与或非门	CT5454、SN74LS54、T4054
55	2 路 4-4 输入与或非门	CT54LS55、SN74LS55、CT4055
56	1/50 分频器	54LS56、74LS56
57	1/60 分频器	54LS57、74LS57
58	2-3 输入双与或门	7458、HD74S58
60	双 4 输入与扩展器	CT1060、SN5460、SN7460
61	三 3 输入与扩展器	CT54H61、SN54H61、SN74H61
62	4 路 2-3-3-2 输入与或扩展器	CT54H62、SN54H62、SN74H62
64	4 路 4-2-3-2 输入与或非门	CT54/74S64、SN54/74S64
65	4 路 4-2-3-2 输入与或非门（OC）	CT54S65、SN54/74S65
69	双 4 位 50MHz（二进制）计数器	54LS69、74LS69
70	与门输入上升沿 JK 触发器（有预置、清除端）	CT5470、SN5470、SN7470
71	与或门输入主从 JK 触发器（有预置端）	CT54H71、SN54H71、SN74H71
72	与门输入主从 JK 触发器（有预置、清除端）	CT5472、CT4072、SN54/7472
73	双 JK 负沿触发器（带清零）	SN54/7473、SN54/74H73、CT4073
74	双上升沿 D 触发器（有预置、清除端）	CT1074、HD74LS74、SN74LS74
75	4 位双稳态 D 型锁存器	SN7475、CT1075、HD54LS75
76	双 JK 负沿触发器（带预置、清除端）	SN5476、SN74H76、SN74LS76
77	4 位双稳态锁存器	SN5477、SN54L77、SN54LS77
78	双主从 JK 触发器（有预置、公共清除和时钟端）	CT54H78、74LS78、SN54LS78
85	4 位数值比较器	CT1085、74LS85、SN5485

标准分享网 www.bzfxw.com 免费下载

（续）

品种代号	品 种 名 称	型 号 举 例
86	2 输入四异或门	54/7486、74LS86、SN54L86
87	4 位二进制原码/反码、0/1 单元	CT2087、SN74H87、SN74H87
90	二分频和五分频十进制计数器	5490A、SN54L90、SN7490A
92	十二分频计数器	5492A、SN54LS92、SN74LS92A
93	4 位二进制计数器	7493A、74LS93、SN5493A
95	4 位移位寄存器（并行存取）	CT5495、SN74LS95B、HD74LS95
96	5 位移位寄存器	7496、CT4096、SN74LS96
99	4 位双向通用移位寄存器	54L99、SN54L99、SN74L99
100	8 位双稳态锁存器	74100、SN54100、SN74100
101	与或门输入下降沿 JK 触发器（有预置端）	74H101、SN54H101、SN74H101
102	与门输入下降沿 JK 触发器（有预置、清除端）	74H102、SN54H102、SN74H102
103	双下降沿 J-K 触发器（带清除）	74H103、SN54H103、SN74H103
104	与门输入 JK 触发器（带预置、复零）	74104、SN54H104、SN74H104
105	与门输入 JK 触发器（带预置、复零和 JK 反相输入）	74105、CT4105、CT1105
106	双下降沿 J-K 触发器（有预置和清除）	54H106、SN54H106、SN74H106
107	双主从 JK 触发器（有清除端）	CT1107、SN54LS107、SN74LS107
108	双下降沿 JK 触发器（有预置、公共清除和时钟端）	CT54H108、SN54H108、SN74H108
109	双上升沿 JK 触发器（有预置、清除端）	CT4109、SN54109、HD74LS109
110	与门输入主从 JK 触发器（带数据锁定）	74110、SN54110、SN74110
111	双主从 JK 触发器（数据锁定出）	CT1111、SN54111、SN74111
112	双下降沿 JK 触发器（有预置、清除端）	SN54LS112A、SN74LS112、CT4112
113	双下降沿 JK 触发器（有预置端）	SN54S113、SN74LS113A、CT1113
114	双下降沿 JK 触发器（有预置、公共复零、时钟端）	SN54LS114A、SN54S114、SN74LS114A
116	双 4 位锁存器	54/74116、SN54116、SN74116
121	单稳态触发器（有斯密特触发器）	CT54121、SN54121、SN74L121
122	可重复触发单稳态触发器（有清除端）	74122、SN54122、SN74LS122
123	双可重复触发单稳态触发器（有清除端）	SN54123、SN74L123、HD74LS123
124	双压控振荡器	74124、CT4124、SN54124
125	四总线缓冲器（3S）	54LS125、SN54125、SN74LS125A
126	四总线缓冲器（3S，EN 高电平有效）	74LS126、SN54126、CT4126
128	2 输入四或非线驱动器（线阻抗 50/75Ω）	74128、SN54128、SN74128
132	2 输入四与非门（有斯密特触发器）	CT4132、SN54132、HD74LS132
133	13 输入与非门	SN54S133、SN74S133、T1133
134	12 输入与非门（3S）	54S134、SN54S134、SN74S134
135	四异或/异或非门	CT3135、74S135、54S135
136	2 输入四异或门（OC）	54136、HD74LS136、CT1136
137	3 线对 8 线译码器（带地址锁存）	SN54137、CT1137、CT4137
138	3 线-8 线译码器	54/74138、SN54S138、HD74LS138
139	双 2 线-4 线译码器	54/74139、HD74LS139、SN54LS139
140	双 4 输入与非线驱动器（线阻抗为 50Ω）	54/74S140、SN54/74140、CT3140
141	BCD-十进制译码器/驱动器	74141、SN74141、CT1141

（续）

品种代号	品 种 名 称	型 号 举 例
145	4线-10线译码器/驱动器（BCD输入，OC）	74145、SN54145、HD74LS145
147	10线-4线优先编码器（BCD输出）	CT1147、SN54/74147、HD74LS147
148	8线-3线优先编码器	CT1148、SN54/74148、HD74LS148
150	16选1数据选择器（有选通输入、反码输出）	74150、SN54150、SN74150
151	8选1数据选择器（有选通输入，互补输出）	SN54/74151A、CT4151、HD74LS151
152	8选1数据选择器（反码输出）	SN54152A、SN54LS152、CT4152
153	双4选1数据选择器（有选通输入）	SN54153、HD74LS153、CT4153
154	4线-16线译码器	54/74154、SN54/74154、SN54/74L154
155	双2线-4线译码器（有公共地址输入）	54/74155、SN54/74155、CT4155
156	双2线-4线译码器（OC）	CT4156、SN54/74LS156、HD74LS156
157	四2选1数据选择器（有公共选通输入）	54157、CT4157、SN54/74LS157
158	四2选1数据选择器（反码输出）	74S158、CT3158、HD74LS158
159	4线-16线译码器/多路分配器（OC）	74159、CT1159、SN54/74159
160	4位同步十进制计数器（直接清零）	SN54160、SN74LS160A、CT4160
161	4位同步二进制计数器（直接清零）	SN74161、SN54LS161A、CT4161
162	4位同步十进制计数器（同步清零）	CT4162、SN74S162、HD74LS162
163	4位二进制同步计数器（同步清零）	HD74LS163、SN74S163、SN54163
164	8位移位寄存器（串行输入，并行输出）	CT1164、74LS164、CT4164
165	8位移位寄存器（并行输入，互补串行输出）	74LS165、CT4165、CT1165
166	8位移位寄存器（串、并行输入，串行输出）	CT1166、SN54166、HD74LS166
168	十进制同步加/减计数器	CT3168、CT4168、SN74S168
169	4位二进制同步加/减计数器	CT3169、CT4169、SN74LS169A
170	4×4寄存器阵（OC）	CT54170、SN54170、HD74LS170
171	四D触发器（有清除、互补输出）	74171、CT1171
172	8×2多端口寄存器阵（3S）	CT74172、SN74172
173	4位D寄存器（3S、Q端输出）	SN54/74173、CT4173
174	六上升沿D触发器（Q端输出，有清除）	SN54/74174、CT4174
175	四上升沿D触发器（有公共清除）	SN54/74S175、SN54/74LS175
176	可预置十进制计数器	74176、SN54/74176
177	二-八-十六进制计数器（可预置）	54/74177、SN54/74177
178	4位通用移位寄存器（Q端输出）	74178、SN54/74178
179	4位并行存取移位寄存器	SN74179、SN54179
180	8位奇偶产生器/校验器	CT1180、SN54/74180
181	4位算术逻辑单元/函数（功能）发生器	CT1181、SN54/74181
182	超前进位产生器	CT54182、SN54/74182
183	双进位保留全加器	CT2183、SN54/74LS183
184	BCD-二进制转换器	SN74184、CT74184
185	码制转换器（二进制-BCD）	SN74185、CT74185
187	1024位只读存储器	SN74187、CT74187
188	256位可编程序只读存储器	SN74188、CT74188
189	64位随机存取存储器	SN74S189、SN54S189

标准分享网 www.bzfxw.com 免费下载

（续）

品种代号	品 种 名 称	型 号 举 例
190	十进制同步加/减计数器	CT1190、SN54/74LS190
191	4 位二进制同步加/减计数器	CT1191、SN54/74191
192	4 位十进制同步加/减计数器（有清除、双时钟）	CT4192、SN54/74192
193	4 位二进制同步加/减计数器（双时钟）	CT1193、CT4193
194	4 位双向移位寄存器（并行存取）	CT4194、SN74LS194A
195	4 位移位寄存器（并行存取，J$\overline{K}$输入）	CT4195、SN54/74195
196	二-五-十进制计数器（可预置）	CT1196、SN54/74LS196
197	二-八-十六进制计数器（可预置）	CT1197、HD74LS196
198	8 位双向移位寄存器（并行存取）	CT1198、SN54/74198
199	8 位移位寄存器（并行存取，JK 输入）	CT1199、SN54/74199
221	双单稳态触发器（有斯密特触发器）	CT1221、CT4221
230	八总线驱动器（3S）	74230、CT1230
231	八总线反相输出驱动器（3S）	74231、CT4231
237	3 线对 8 线译码器（带地址锁存）	54237、74237
238	3 线-8 线译码器/多路分配器	74LS238、CT4238
240	八缓冲器/总线驱动器（3S、反相）	CT54S240、SN74LS240
241	八缓冲器/线驱动器/线接收器（3S，两组控制）	74S241、SN74LS241
242	四反相总线收发器（3S）	SN54/74LS242、CT4242
243	四同相总线收发器（3S）	SN54/74LS243、CT4243
244	八同相缓冲器/线驱动器（3S）	74LS244、CT4244
245	八总线双向收发器	74LS245、CT4245
246	4 线-七段译码器/驱动器（BCD 输入，OC，30V）	54/74246、SN54/74246
247	4 线-七段译码器/驱动器（OC，15V）	CT54247、SN54/74LS247
248	4 线-七段译码器/驱动器（BCD 输入，有上拉电阻）	CT54248、SN54/74LS248
249	4 线-七段译码器/驱动器（BCD 输入，OC）	CT54249、SN54/74249
251	8 选 1 数据选择器（3S，互补输出）	SN54/74251、SN54/74LS251
253	双 4 选 1 数据选择器（3S）	SN54LS253、SN54LS253
256	双 4 位可寻址锁存器	74256、CT1256
257	四 2 选 1 数据选择器（3S）	SN54/74LS257A、HD74LS257
258	四 2 选 1 数据选择器（反码输出）	SN54/74LS258A、CT4258
259	8 位可寻址锁存器/3 线对 8 线译码器	CT4259、SN54/74LS259
260	双 5 输入或非门	54/74S260、SN54/74S260
265	四互补输出元件	74265、SN54/74265
266	2 输入四异或非门（OC）	CT4266、SN54/74LS266
269	8 位加/减计数器	54F269
273	八 D 触发器（单向输出，带清零）	74LS273、CT4273
274	4 位×4 位并行二进制乘法器（3S）	CT54S274、SN54/74S274
276	四 JK 触发器	74276、SN54/74276
278	4 位可级联优先寄存器（输出可控）	CT1278、SN54/74278
279	四$\overline{RS}$锁存器	CT1279、HD74LS279
280	9 位奇偶产生器/校验器	CT3280、SN54/74LS280

（续）

品种代号	品 种 名 称	型 号 举 例
281	4位并行二进制累加器	CT54S281、SN54/74S281
283	4位二进制超前进位全加器	CT1283、HD74LS283
284	4位×4位并行二进制乘法器（OC，产生高位积）	CT1284、SN54/74284
285	4位×4位并行二进制乘法器（产生低位积）	CT1285、SN54/74285
290	二-五-十进制计数器	CT1290、SN54/74290
292	可编程分频器/数字定时器	SN54LS292、CT1290
293	二-八-十六进制计数器	CT1293、SN54LS293
294	可编程分频器/数字定时器	54294、CT1294
295	4位通用移位寄存器（3S）	74LS295、CT4295
298	4位2选1数据选择器	SN54/74298、CT4298
299	8位双向通用移位寄存器（3S输出）	HD74LS299、SN54/74S299
321	带有F/2和F/4输出的晶体振荡器	SN54LS321、CT4321
322	8位移位寄存器（有信号扩展，3S）	74LS322、CT4322
323	8位移位/存储寄存器（3S、同步清除）	54LS323、CT4323
347	BCD-七段译码器/驱动器	74347、CT4347
348	8-3线优先编码器（3S）	74LS348、SN54LS348
350	4位移位器（3S）	54F350
351	双8-1数据选择器（3S输出）	74351、SN74351
352	双4-1线数据选择器	74352、SN54/74351
353	双4选1数据选择器（3S、反码）	CT54LS353、SN54/74LS353
354	8选1带地址寄存的数据选择器/多路开关（3S）	CT1354
356	8选1地址寄存的正沿触发数据选择器（3S）	CT1356
362	4相时钟发生器/驱动器	SN74LS362
363	八D锁存器	74363、SN54/74LS363
364	八D上升沿触发器	74S364、SN54/74LS364
365	六缓冲器/线驱动器（同相，3S）	CT4365、SN54/74365
366	六缓冲器/线驱动器（反相）	74366、SN54/74LS366
367	六缓冲器/线驱动器（同相，3S）	SN54/74367A、HD74LS367
368	六缓冲器/线驱动器（反相，3S）	74368、SN54/74LS368A
373	八D锁存器（3S）	74S373、74LS373
374	八D上升沿触发器	CT4374、SN54/74S374
375	双2位D锁存器	CT4375、SN54/74LS375
376	四JK触发器	74376、SN54/74376
377	八上升沿D触发器（Q端输出）	74377、SN54/74LS377
378	六D触发器	74378、SN54/74LS378
379	四D触发器	74379、SN54/74LS379
381	4位算术逻辑单元/函数产生器	CT54S381、SN54/74S381
386	2输入四异或门	HD74LS386、SN54/74LS386
390	双十进制计数器（十进制、二-十进制、一百进制）	SN54/74390、CT4390
393	双4位二进制计数器（异步清除）	SN54/74393、SN54/74LS393
395	4位可级联移位寄存器（3S，并行存取）	CT4395、SN54/74LS395

标准分享网 www.bzfxw.com 免费下载

（续）

品种代号	品 种 名 称	型 号 举 例
396	8 位存储器/寄存器	54LS396、SN74LS396
422	单稳态触发器	74422、CT1422
423	双单稳态触发器	74423、CT1423
425	四总线缓冲器（3S）	CT54425、SN54/74425
426	四总线缓冲器（EN 高电平有效）	54/74426、SN54/74426
440	四 3 总线收发器（原码，OC）	74LS440、CT4440
441	四 3 总线收发器（反码，OC）	74LS441、CT4441
442	四 3 总线收发器（原码，3S）	74LS442、CT4442
443	四 3 总线收发器（反码，3S）	74LS443、CT4443
444	四 3 总线收发器（3S，原/反码）	74LS444、CT4444
445	BCD-十进制译码器/驱动器	54/74LS445、CT4445
447	BCD-七段译码器/驱动器	54/74LS447、CT4447
448	四总线（OC，原反码）	74LS448、CT4448
465	八总线缓冲器（3S）	74LS465、CT4465
466	八总线缓冲器（反相）	54/74LS466、CT4466
467	八总线缓冲器（3S）	74LS467、CT4467
468	八总线缓冲器（反相）	74468、CT4468
490	双 4 位十进制计数器	54490、SN54/74LS490
533	八 D 锁存器（3S，反相）	74533
534	八 D 触发器（3S，反相）	74534
540	8 位总线缓冲器（3S，反相）	74540
541	8 位总线缓冲器（3S）	74541
560	4 位十进制同步计数器（3S）	74LS560
561	4 位二进制同步计数器（3S）	75LS561
563	8 位锁存器（3S，反相）	74563
564	8 位 D 触发器（3S，反相）	74564
573	8 位锁存器（3S）	74573
574	8 位 D 触发器（3S）	74574
575	8 位 D 触发器（带复位）	74575
576	8 位 D 触发器（3S，反相）	74576
577	8 位 D 触发器（带复位）	74577
580	8 位锁存器（3S，反相）	74580
589	8 位输入锁存，串行输出移位寄存器	54589
590	带输出寄存器的 8 位二进制计数器	SN74LS590
591	8 位二进制计数器（OC，带输出寄存）	74LS591
592	8 位二进制计数器（带输入寄存）	74LS592
593	带输入寄存器的 8 位二进制计数器	SN74LS593
594	8 位移位寄存器	SN74LS594
595	8 位移位寄存器（3S，带输出锁存器）	SN74LS595
597	8 位移位寄存器	SN54LS597
604	8 位 2 选 1 数据选择器/锁存器	SN74LS604

（续）

品种代号	品 种 名 称	型 号 举 例
620	8位总线收发器（反相，3S）	74F620
621	8位总线收发器（同相、OC输出）	54/74LS621
622	8位总线收发器（反相、OC输出）	CT54/74ALS622
623	8位总线收发器（3S）	CT54/74ALS623
638	8位收发器（3S、反相）	74LS638
639	8位收发器（3S、同相）	74LS639
640	8位收发器（3S、反相）	54/74ALS640
641	集电极开路输出的八同相总线收发器	74641
642	集电极开路输出的八双向反相总线收发器	CT54/74ALS642
643	八总线收发器（3S）	
644	八总线收发器（OC）	74644
645	八总线收发器（3S、同相）	74645
646	八总线双向传送接收器/寄存器（3S、同相）	SN74LS646
648	八总线双向传送接收器/寄存器（3S、反相）	SN74LS648
670	4×4位寄存器堆（3S）	CT54LS670
671	4位通用移位寄存器/锁存器（3S）	SN74LS671
674	16位移位寄存器	SN74LS674
686	8位数值比较器	SN74LS686
688	8位数值比较器（等值检测器）	CT54LS688
689	8位数字比较器（OC）	54/74LS689
692	十进制同步计数器（带输出寄存和多路选择）	SN74LS692
693	4位同步二进制加计数器（带输出寄存器、选择器、同步复位）	74LS693
699	同步可逆计数器（带输出寄存和多路选择）	SN74LS699
795	8位总线缓冲器（3S）	74795
796	8位总线缓冲器（3S）	74796
797	8位总线缓冲器（3S）	74797
881	4位算术逻辑单元/函数（功能）发生器	54AS881
1000	2输入与非缓冲器	CT54ALS1000
1002	2输入四或非缓冲器	54ALS1002
1003	2输入四与非缓冲器（OC）	CT54ALS1003
1005	六反相缓冲器（OC）	74ALS1005
1242	四总线双向传送接收器（3S、反相）	54ALS1242
1245	八总线收发器（双向、3S、同相）	74ALS1245
1638	八双向反相总线收发器（A输出：OC；B输出：3S）	54ALS1638
1641	八双向总线收发器（OC、同相）	CT54ALS1641
1643	八双向反相总线收发器（3S，A输出同相，B输出反相）	CT74ALS1643
1644	八双向总线收发器（OC，A输出同相，B输出反相）	CT54ALS1644
1645	八总线收发器（3S、同相）	CT74ALS1645

标准分享网 www.bzfxw.com 免费下载

附录 B　常用 CMOS 集成电路型号索引

本附录给出了部分国内 CMOS 集成电路、国外美国无线电公司（RCA）、美国摩托罗拉公司（Motorola）等厂商的 CMOS 集成电路的部分产品，仅做型号及对应的功能说明，供查阅参考。

表 B-1　常用 CMOS 集成电路型号索引

器件型号	品　种　名　称	器件型号	品　种　名　称
CD4000B	3 输入双或非门	4030	四异或门
CD4001B	2 输入四或非门	4031	64 位静态移位寄存器
CD4002B	4 输入双或非门	4033	十进制计数器（七段译码输出）
CD4006B	18 位移位寄存器	4035	双 4 级移位寄存器
CD4007B	双互补对加倒相器	CD4037A	6 与或对
CD4008A	4 位超前进位全加器	CC4040B	12 位二进制异步计数器（负沿触发）
CD4009B	六缓冲器/转换器（反相）	CD4041UB	四真/补码缓冲器
4010	六缓冲器/转换器（同相）	CC4042	四 D 锁存器
CD4011	2 输入四与非门	CC4043	四 RS 锁存器
CD4012	4 输入双与非门	CD4044B	四 RS 锁存器（3S）
CD4013B	双 D 触发器	CD4047B	非稳态/单稳态多谐振荡器
CC4014	8 位静态移位寄存器（同步并入）	CC4048	8 输入多功能门
CC4015	双 4 位移位寄存器	CC4049UB	六反相器
4016	四双向模拟开关	CD4050B	六同相缓冲器
CC4017	十进制计数器/分配器	CC4051	8 路模拟开关
CD4018A	可预置 1/N 计数器	CD4052	差动式 4 通道模拟多路转换器/分配器
CD4019B	四与或选择器	CD4053B	三组 2 通道多路转换器/分配器
CC4020B	14 级二进制串行计数器	CC4055	4 线-七段译码器
4021	8 位移位寄存器（异步并入，同步串入/串出）	CD4056BE	BCD-七段译码器
CD4022A	八进制计数器/脉冲分配器	CC4060B	14 位二进制串行计数器（带振荡器）
CD4023	3 输入三与非门	54HC4061	14 位二进制串行计数器和振荡器
CC4024B	7 级二进制计数器	CD4066B	4 双向开关
CD4025B	3 输入三或非门	CC4067	16 选 1 模拟开关
CD4026	十进制计数器/七段译码驱动器		
CD4027	双主从 JK 触发器	CD4068B	8 输入与非/与门
CD4028A	BCD-十进制译码器	CC4069	六反相器
CC4029	4 位可逆计数器	CD4070B	2 输入四异或门
CC40195	4 位通用移位寄存器	CD4071B	2 输入四或门
CC40208	4×4 多端口寄存器阵（3S）	CD4072B	4 输入二或门

（续）

器件型号	品　种　名　称	器件型号	品　种　名　称
4316	四双向模拟开关（带电平转换）	CD4073B	3输入三与门
4351	8通道模拟多路开关（带锁存）	CD4075B	3输入三或门
4352	双4通道模拟多路开关（带锁存）	CC4076	四D寄存器（3S）
4353	三组2通道模拟多路开关（带锁存）	CD4077B	2输入四异或非门
CD4502	2输入六或非门	CD4078B	8输入或非/或门
CC4503B	六同相缓冲器	CD4081B	2输入四与门
CC14504	六TTL/CMOS-CMOS电平转换器	CD4082B	4输入二与门
CD4508	双4位锁存器（3S）	CD4085B	2×2输入双与或非门
CD4510B	十进制同步加/减计数器	CD4086B	4×2输入与或非门
CC4511	BCD至七段锁存器/译码器	CD4093B	2输入四与非斯密特触发器
CC14512	8选1数据选择器	4094B	8位移位寄存器
14513	BCD-七段译码器	CD4095B	选通JK触发器
CC4514	4位锁存/4线对16线译码器	CD4096B	选通JK触发器（有JK反相输入）
4515	4位锁存/4线对16线译码器（反码输出）	CC4097	双8选1模拟开关
CD4516B	可预置二进制加减计数器	CD4098B	双单稳触发器
CC4517B	双64位静态移位寄存器（3S）	CD14099	8位可寻址锁存器
CD4518BE	双4位十进制计数器	40100B	32位左右移位寄存器
CD4519B	4位与或选择器	40102	8位可预置同步BCD减计数器
CC4520	双4位二进制同步计数器	CC40106B	六反相器（有斯密特触发器）
14521	24位分频器	40107	双2输入与非缓冲器/驱动器（3S）
CC14522	二-N-十进制减计数器（有预置）	40109	四低-高电压电平转换器（3S）
CC14526	二-N-十六进制减计数器（有预置）	40110	十进制加减计数/译码/锁存/驱动器
CC14528	双可重复触发单稳态触发器	CC40147	10线-4线优先编码器（BCD输出）
14529	双4选/8选1模拟数据选择器	CC40160	4位同步十进制计数器
CC4532	8线-3线优先编码器	CC40161	4位同步二进制计数器
CD4538	双可再触发单稳多谐振荡器	CC40162	十进制同步计数器
CC4543	BCD-七段译码器、驱动器	CC40163	4位二进制同步计数器
14544	BCD-七段译码器、驱动器	CC40174	六上升沿D触发器
CC4547	4线-七段译码器	CC40181	4位算术逻辑单元/函数产生器
MC14551B	四2输入模拟多路开关/信号分离器	CC40182	超前进位产生器
4555	双2-4线译码器	CC40192	十进制同步加/减计数器
4556	双2-4线译码器（反码输出）	CC40193	4位二进制同步加/减计数器
CC4560B	4位BCD全加器	CC40194	4位双向移位寄存器

标准分享网 www.bzfxw.com 免费下载

附录 C　常用集成运算放大器型号索引

本附录给出了部分国外国内常用集成运算放大器型号对比及功能说明。

表 C-1　常用集成运算放大器型号索引

国外产品	国内产品	说明
运放型号	型号	
3500/3501	F1456/1556	通用高性能版
3510	FOP-07	OP-07 型低失调
3550/1/4	CF3550/1/4	国标高速运放，20/50/1700MHz，100/250/1000V/μs
3580/1～4	CF3580/1～4	功率运放
A241	ZF241	厚膜组件，斩波自调零式
AD44K	ZF44K	厚膜组件，高速高阻型
AD310J	ZF310J	厚膜组件，低输入电流
AD508	DL508	高速宽带，20MHz，120V/μs
AD509	CF509	
	F030/031	
AD510/517	FOP-07	高精度，TC≤3μV/℃，20PA/℃，OP-07 型
	CF517	
AD605	ZF605	厚膜组件，传感测量放大
AD741	F741	标准通用型，DC 特性改进型
AN6551	F1458	高速宽带型，1MHz，15V/μs
AM7650	F7650	7650 型
CA124	F124	单电源型四运放（B 类输出），±1.5～±15V
CA3080	F3080	OTA
CA3078	F3078	低功耗，可程控，±0.75～±15V，1μA
CA3094	F3094	OTA 加电流放大级
CA3130	F3130	BI-MOS 单电源非频补型，CMOS 输出级
CA3140/3160	F3140	BI-MOS 型单电源运放，与 741 引脚同
CA3240	CF3240	双 3140 型，与 747、1458 引脚同（国标）
CA3193	F3193	BI MOS 高精度型，1μV/℃，150PA/℃
CAW5020	F7650	7650 型
CAW5037	F5037	OP-37 型
HA1304	F741	741 型
HA4741	F4741	四 741 型，高性能版
ICL7650/1	F7650	CMOS 斩波自调零
ICL7600	CF7600	CMOS 内频补 CAZ 型
ICL7601	CF7601	CMOS 外频补 CAZ 型
ICL76xx	CF76xx	CMOS 低功耗型，10μA～1mA，10～30μV/℃
(761x～764x)		
LF147/247/347	F147/247/347	四运放 BI—FET
LF151/251/351	F151/351	单运放 BI-FET
LF153/253/353	F353	双运放 BI-FET
LF155/255/355	F155/355	低噪型 BI-FET，5V/μs
LF156/256/356	F156/356	通用型 BI-FET，12V/μs
LF157/257/357	F157/357	高速型 BI-FET，50V/μs，20MHz

（续）

国外产品	国内产品	说明
运放型号	型号	
LF411/412	F353	通用、低成本 BI-FET，单/双运放
LH0021	F0021	功率运放 1.2A，741 加缓冲
LH0024	CF0024	高速宽频带，80MHz，400V/μs（国标）
LH0041	F0041	功率运放，0.3A，741 加缓冲
LH0044	FOP-07	高精度，OP-07 型
KD203/205	F013	低功耗
LM101/201/301	F101/201/301	301A 型，外频补偿型
LM102/202/302	F102/202/302	单位增益缓冲器
LM107/207/307	F107/207/307	301A 的内频补型
LM108/208/308	F108/208/308	双极型高阻
LM110/210/310	F110/210/310	单位增益缓冲器，$G_v=0.9999$，$R_i=10T\Omega$，30V/μs
LM118/218/318	F118/218/318	高速型，内频补，70V/μs
LM124/224/324	F124/224/324	早期单电源型四运放，吸入电流极小，B 类工作
LM148/248/348	（F4741）	相当四只 741
LM149/249/349	（F4741）	148/348 的宽带版
LM158/258/358	F158/258/358	124/324 的 2/4
LM343	F1436，CF343	±30V 工作（国标）
LM344	CF344	±30V，外频补偿（国标）
LM1900/2900/3900	（F3401） CF1900/3900	诺顿（电流）型差动运放（四运放）
LM13080	CF13080	国标，单电源型功率运放，可程控，250mA
M5218L	F1458	双 741 型，无调零
M5141T	F741	741 型
MC1420/1520	F1420/1520	高速型（HA2620 型）
MC1436/1536	F1436/1536	功率型，±30V 工作，17mA
MC1437/1537	F1437/1537	通用双运放
LM346	CF346	低功耗可控四运放，20μA，±1.5～±18V
LM4250	CF4250	低功耗，可程控，1μA，±1～±18V
MC1439/1539	F1439/1539	高速型
MC1456/1556	F1456/1556	通用高性能版
MC1458/1558	F1458/1558 CF1458/1558	双 741 型，无调零
MC1741	F741	741 型
MC1748	F748	741 的外频补型
MC3301 3401	F3401	3900（诺顿）型
MC3403		324 改进 AE 类输出级型单电源（四）运放
MC3476	F253	低功耗型
MC4558	F4558	双 741 宽频带版（RC4558 型）

标准分享网 www.bzfxw.com 免费下载

（续）

国外产品	国内产品	说明
运放型号	型号	
MC4741	F4741	四741型
MC14573	F4573	CMOS单电源通用型四运放
	5G14573	
MC14575	5G14575	CMOS双运放加双比较器
	F4575	
OP-Ⅱ	DL801	厚膜组件，低漂高精度
OP-Ⅲ	OP-Ⅲ	厚膜组件，低漂高精度，0.5μV/℃
OP-3	ZF03	厚膜组件，低漂型
OP-4	ZF04	厚膜组件，高精度型
OP-07	FOP-07	高精度型，OP-05改进型（725改良品）
OP-09/11	FOP-09	通用高性能四运放
OP-16	FOP-16	BI-FET，高精度型（356型）
OP-37/27	F5037/27	低噪声高精度型，OP-07改进版
RC4156	F4156	低噪声四运放（348的AC特性改进版）
RC4157	F4157	低噪声四运放（LM349的AC特性改进版）
TL061/071/081	CF061/071/081	BI-FET型，061是低功耗版，071是低噪声版，081是通用版
	F351/356	
TL062/072/082	CF062/072/082	BI-FET双运放系列
	F353	
TL064/074/084	CF064/074/084	BI-FET四运放系列
	F347	
TL094		BI-FET单电源型（N沟输入）四运放
TL321	(8FC7)	1/2LM324型
TL322		2/4LM324型AB类输出型
TL087/088		低失调BI-FET运放，0.1/1mV，10μV/℃
TL1007/1087	(5GOP-07)	高性能OP27/37改进版0.6μV/℃
TA7502	F709	709型
TA7504	F741	741型
μA702	F702	标准702型
	F002	
	(F001)	
μA709	F709	标准709型
	F005	
	(F003)	
μA714	FOP-07	OP-07型
μA715	F715	高速型（早期品）
μA725	F725	高精度外频补型
μA741	F741	标准741型
	F007	

（续）

国外产品	国内产品	说明
运放型号	型号	
μA747	F747	双 741 型，带调零端
μA748	F748	741 外频补型
μA759/791	DL791	功率运放 0.3A/1A
μA776		低功耗型，可程控
μAF156/356	F156/356	BI-FET 型高性能
μAF157/357	F157/357	BI-FET 型高速型
μAF771	F351	BI-FET 通用型
μAF772	F353	BI-FET 通用双运放
μAF774	F774	BI-FET 通用四运放
	F347	
	F084	
μPC51A	F702	702 型
μPC55A	F709	709 型
μPC151/741	F741	741 型
μPC153/253	F253	μA776 型
	F011	
μPC154	F725	725 型
μPC156	F308	308 型
μPC157/301	F301	301 型
μPC251/1458	F1458	1458 型
μPC254/354	FOP-07	OP-07 型
μPC451/324	F324	324 型
μPC801/4081	F351	351 型
μPC803/4082	F353	353 型
μPC804/4084	F347	347 型

附录 D　常用英文缩写英中对照

本附录给出了在电子集成电路方面常用的英文字头及缩写，供识图时参考。

A

A　Amplifier　放大器
AA　Agricultural Automatic　农业自动化
ABC　Auto. Bias Control　自动偏流控制
AC　Alternating Current　交流
ACR　Auto. Current Regulator　自动电流调整器
AD　Analog Devices　模拟器件（公司）
　　Analog Digit　模（拟）数（字）

标准分享网 www.bzfxw.com 免费下载

ADC = A/D Analog-to-Digital Convert（er） 模/数转换（器）、A/D 转换（器）
ADM Adaptive delta Modulation 自适应增量调制
ADPCM Adaptive Differential PCM 自适应差分脉码调制
AES Audio Engineering Society 音响工程制度
AF Audio Frequency 音频
AFT Automatic Fre. Tune 自动频率调谐
AG Analog Ground 模拟地
AGC Auto. Gain Control 自动增益控制
ALC Auto. Level Control 自动电平控制
ALS Advanced Low Power Schottky 先进低功耗肖特基（TTL）
AMV Astable Multivibrator 无稳态多谐振荡器
ANRS 自动降噪系统
APD Avalanche Photodiode 雪崩光敏二极管
AS Advanced Schottky 先进肖特基（TTL）
ASCII = ANSCII American National Standard Code for Information Interchange 美国标准协会规定的包含奇偶校验位在内的 8bit 信息交换标准符号
ASK Amplitude Shift Keying 幅移键控
ASO Area of Safety Operation 安全工作区
ASR Auto-Speed Regulator 自动速度调整器
ASSC Amorphous Silicon Solar Cells 非单晶硅太阳电池
ATC Auto. Threshold Control 自动门限控制
ATE Auto. Test Equipment 自动测试设备
AT&T American Telephone &Telegraph 美国电话电报（公司）
AUT Amplifier Under Test 被测放大器
AZ Auto-Zero 自动调零

B

B Byte 字节
BB = BUB Burr-Brown Research Corp. BB 研究公司（美）
BBD Bucket Brigade Device 斗链器件
BC Bar Code 条型码（商品自动出售用）
Bc Capture Band 捕捉波段（频带）
BCC Binary Coded Centesimal 二进制（化成）的百进位
BCD Binary Coded Decimal（Code） 二进制（化成）的十进位（码）
BCHL Bar Code Hand Label 条型码硬标记
BCR Bar Code Reader 条型码读取器
BCR 双向 SCR
bit 二进制的位（单位）
BL Lock Band 入锁频带

BMC　Block Multi. Channel　块型多通道
BME　Bio-Medical Engineering　生物医用工程
BSC　Binary Synchronous Communication　二进制同步通信
BV　Breakdown Values　击穿电压
Byte　=B

C

CA　Channel Adapter　通道连接器
CAD　Computer Aided-Design　计算机辅助设计
CAM　Computer Aided Manufacturing　计算机辅助制造
CAT　Computer Aided Testing　计算机辅助测试
CATV　彩色电视
CB　Citizens Band　民用（广播）频带
CCD　Charge Coupled Device　电荷耦合器件
CCIR　国际无线电通信咨询委员会
CCITT　国际电信电话咨询委员会
CD　Compact Disc　高密度唱片
CE　Chip Enable　片（器件）选通
CID　Charge Injection Diode　电荷注入二极管（MOS-CCD 结合型）
CISPR　国际无线电妨害（干扰）特别委员会
CMOS　P/N 沟互补 MOS
CMR　=CMRR　共模抑制比
CODEC　Coder-Decoder　编译码器
CP　Clock Pulse　时钟脉冲
CPS　Cycle Per Second　每秒周期（次）数
CRT　Cathode-Ray Tube　阴极射线管
CS　Chip Select　片（器件）选控
CT　Computer Tomography　计算机层面（X 照相）分析
CTL　Control Logic　控制逻辑
CTD　Charge Transfer Device　电荷传送器件 CCD/BBD
CTR　Current Transfer Ratio　电流传输比
CW　Continues Wave　连续波
　　Cosine Wave　余弦波

D

DAC　=D/A　Digit-to-Analog Covert（er）　数/模转换（器）、D/A 转换（器）
DAD　Digital Audio Disc　数字式唱片
DC　Direct Current　直流
DG　Digital Ground　数字地

标准分享网 www.bzfxw.com 免费下载

DIP	Dual In-line Package 双列直插封装
DJPD	Dual Junction Photo-Diode 双结光敏二极管
DMA	Direct Memory Access 直接存储器存取
D-MOS	Double Diffused MOS 双扩散（高速）MOS
DMPX	Division MPX 多路分离
DP	Digital Printer 数字打印机
DPCM	Diffrential PCM 差动 PCM
DPI	Digit Panel Instrument 数字面板仪表
DPLL	Digit PLL 数字式 PLL
DPM	Digit Panel Meter 数字面板计（表）
DR	Duty-Cycle Ratio 占空比
DSA	Diffusion Self-Aligned 扩散自校准 MOS
DSB	Double Side Band 双边带
DSM	Dynamic Scattering Mode 动态散乱效应式（LCD）
DTM	Digit Temperature Meter 数字温度计
DTMFG	Dual Tone Multi-Frequency Generator 双音多频发生器
DUT	Device Under Test 被测器件
DV	Driver 驱动器
DVM	Digit Voltage Meter 数字电压计

E

e	≈2.71828 自然对数底
ECL	Emitter Coupled Logic 射极耦合逻辑
ECR	电子式自动出纳（现金）记录器
EEPROM	Electrically Erasable & Programmable ROM 可电消电改写 PROM
EMI	Electro Magnetic Interference 电磁干扰灾害
EPROM	可改写（UV 消去）PROM
etc	等等
EUJT	Equivalent UJT 等效 UJT（含 PUT 的 IC）

F

F	Frequency 频率
FA	Factory Automation 工厂自动化
FB	FeedBack 反馈
FCAD	Fiber Communication Adapter 光纤通信转接器
FCC	联邦通信委员会（美）
FD	Flexible Disk 软盘
FDM	Freq. Division Multiplexing 频分多路转换（调制）
FET	场效应晶体管

FF	Filp-Flop 触发器
FG	Function Generator 函数发生器
File	文件、档案（大容量存储器）
FP	Frame Pulse 帧脉冲
FPBW	Full Power Band Width 满功率带宽
FPGL	Fieldprog-Gate Array 场程序门阵列
FPLA	Field PLA PLA 类型之一
FWR	Full Wave Rectification 全波整流

G

G	Gain 增益
GB	=GBW Gain Band Width 增益带宽（积）
GBS	Global Buffer Storage 整体缓冲寄存
GL	Loop Gain 环增益
GTO	Gate Turn-off（SCR） 栅可关断（SCR）

H

HA	Home Automation 家庭（电器）自动化
HLD	Hitachi Laser Diode 日立激光二极管
HMOS	High Density Short Channel MOS 高密度短沟道 MOS
HPM	High Pressure Mercury 高压水银灯
HR	High Reliability 高可靠性
HSL	High Speed CMOS Logic 高速 CMOS 逻辑 IC（HC 系列）

I

IBM	International Business Machines Corp. 国际商用机器公司（美）
IC	集成电路
ICE	Integrated Circuit Engineer IC 工程
ICC	IC Consuleant IC 咨询（公司）
IEC	Inter. Electrotechnical Commission 国际电工技术委员会
IEE	Institution-of EE 电机工程师学会（英）
IEEE	Institute for Electrical and Electronic Engineers 电机电子工程师学会（1906 年成立）
I^2L	Integrated Injection Logic 集成注入逻辑
IMST	Insulated Metal Substrate Technology 绝缘金属基片工艺
IRobot	Intelligent Robot 智能机器人（仿人机）
ISO	国际标准化组织（1947 年成立）
ISSCC	IEEE International Solid State Circuits Conference IEEE 国际固态电路会议
IT	Intelligent Terminal 智能终端（机）

标准分享网 www.bzfxw.com 免费下载

ITV　Industrial Television　直接（光纤）传送电视

J

JEDEC　联合电子器件工程协会（美）
JFET　结型 FET

K

K　Kelvin　热力学温度
k　Kilo　千（10^3）
kΩ　Kilohm　千欧
k　波尔兹曼常数 1.38×10^{-23} J/K

L

LA　Laboratory Automation　实验室自动化
LCD　Liquid Crystal Display　液晶显示器
LD　Laser Diode　激光二极管
LDV　激光多普勒效应振动计
LED　Light Emitting Diode　发光二极管
LIFO　Last-in First-out　后进先出（寄存器）
LP　Line Printer　行式打印机（LPT）
LPC　线性预测符号化
LPF　Low Pass Filter　低通滤波器
LS　Load Senser　载荷重量传感（检出）器
LSD　Least Significant Digit　最低有效（十进）位
LSI　Large Scale Integrated　大规模 IC

M

M　Meter　指示计
MBE　Medicine and Biological Engineering　医用生物学工程
MC　Micro-Computer　微型计算机
MCon　Micro-Controler　微控制器
ME　Medical Electronics　医用电子
MES　MEtal Semiconductor　金属半导体
MFM　Modified Freq. Modulation　修整 FM
MODEM　调制解调器
MMV　Mono-MultiVibrator　单稳多谐振荡器
MSB　Most Significant Bit　最高有效位
MSD　Most Significant Digit　最高有效十进位（BCD）
MSI　Medium Scale Integrated Circuit　中等规模 IC

MTF　Modulation Transfer Function　调制传送函数

N

NAB　National Association of Broadcasters　美国国家广播协会
NB　Narrow Band　窄频带
NC　No-Connection　没有内部连接空脚
NFB　Negative Feedback　负反馈
NP　Non-Polarity　无极性
NRZ　Non-Return-to-Zero　不归零编码
NTC　Negative Temperature Coefficient　负温度系数

O

OA　Office Automation　办公室（事务）自动化
OC　Open Collector　集电极开路
OCR　Optical Character Reader　光文字读取器
OD　Optical Diode　光二极管
O/E　Optical-Electronic　光电学
OE　Open E　发射极开路
OEM　Original Equipment Manufacturer　原始设备生产厂
OMR　Optical Mark Reader　光标读取器
ON/OFF　通/断（开/关）
OP　=OPA OP-Amp Operational Amplifier　运算放大器
O/R　Optical-Reflective　光反射（传感器）
OSC　Oscillator　振荡器
OTA　Operational Transconductance Amplifier　运算跨导放大器

P

PAL　Programmable Array Logic　可程序阵列逻辑
PARCOR　Partical Auto-Correlation　编组自动相关（频率合成）
　Phase Comparator　相位比较器
PCB　Printed Cicuit Board　印制电路板
PCM　Pulse Code Modulation　脉冲编码调制；
　Punched Card Machine　卡片穿孔机
　Phase Detector　相位检测器
PDP　Plasma Display　等离子显示（器）
PFM　脉冲化 FM（脉码调频）
PFU　小型计算机
PID　Proportion Integration Deferenciation　比例积分微分（调节）
PIF　Pattern IF　图像中频

标准分享网 www.bzfxw.com 免费下载

PIM	脉冲密度调制
PIN	In 夹层 PN 结（二极管）
PK	Peak 峰（值）
PT	光晶体管
PLA	Piecewise Linear Approximation 切片线性近似
PLL	Phase-Locked Loop 锁相环
POS	Photo-masking Operations Specification 光掩膜操作特性
	Point-of-Sale 零售点
ppm	百万分之，10^{-6}
PPM	脉冲相位调制
PPROM	Piggyback PROM 背负型 PROM
PR	Patent Right 专利、专利权
PROM	Programmable Read Only Memory 可程序只读存储器
PS	Photo-SCR 光控 SCR
PT	Photo-Transistor 光敏晶体管
PTP	Paper Tape Puncher 纸带穿孔机
PTR	Paper Tape Reader 纸带读出器
PWM	Pulse Width Modulation 脉宽调制
PZT	压电陶瓷升压器

Q

Q	品质因数；电荷
QIP	Quad-in-line Package 四列直插封装
Q-OSC	Quartz Oscillator 石英晶体振荡器
QF	QueFrency 频率倒数

R

R	电阻；寄存器
RAM	Random Access Memory 随机存储器
RC	阻容（电阻、电容）
RF	Radio Frequency 射（高）频
RMS	= rms Root-Mean Square 均方根值（有效值）
RMT	遥控返回信号
rpm	每分钟转数（转速单位），r/min
Rscp	Current-Limit Sense (Voltage) Resistance Protection 限流保护取样电阻
RT	Real Time 实时（控制）
RTI	输入换算值（等效输入值）
RV	Receiver 接收器（件）

S

S	=SW Switch 开关
SAL	Sub-Assy Line 辅助装配线
SAR	逐次近似寄存器
SAW	Surface Acoustic Waves 声表面波（滤波器）
S/B	Secondary Breakolown 二次击穿
SBD	S-Barries Diode 肖特基势垒二极管
SBS	Silicon Bi-Switch 硅双向开关
SCC	Single Carrier Composite 单载频合成
SCF	开关电容滤波器
SCR	硅可控整流器
SCS	Silicon Controlled Switch 硅可控开关
S/H	抽样/保持
SHA	抽样保持放大器
SIT	Static Induction Transistor 静电感应晶体管
SLO	Sweeping Local Oscillator 局部扫描振荡器
S/N	=SNR Signal Noise Ratio 信噪比
SOIS	Silicon on Insulating Substrates 硅衬底隔离
SPC	声音合成处理器
SPS	Speech Synthesizer 话音合成器
SR	Slewing Rate 转换（摆动）速率
SSR	Solid State Relay 固态继电器
SSB	Single Side Band 单边带
SSPS	Satellite Solar Power Station 卫星发电计划
SSR	硅开关整流器
STD	Standard 标准
	Single Transfer Device 单路传送器件
STTL	肖特基 TTL
SUB	SuBstructure 衬底
SUS	硅单向开关

T

T	温度；时间；周期；晶体管
TA	环境（周围）温度
TC	Temperature Coefficient 温度系数
TCV	电压温度系数
TDM	Time Division Multiplex 时分多路
TH	Threshold 门限、阈值、阀值

标准分享网 www.bzfxw.com 免费下载

THD　Total Harmonic Distortion　总谐波失真
TFF　Toggle Flip Flop　节拍计数触发器
TG　Tacho Generator　测速发电机
TIM　Transient Intermodulation　瞬变互调制
TNR　陶瓷压敏电阻
TR＝T_r　Transistor　晶体管
TRIAC　双向 SCR
TTY　Teletype＝Teletypewriter　电传打字机

U

UART　Universal Asychronous Receiver/Transmitter　通用非同步收发器
UJT　Unijuction Transistor　单结（双基极）晶体管
UPS　Uninterrupted Power Supply　不中断供电
USART　Universal Synchronous/Asynchronous Receiver Transceiver　通用同步/非同步收发器

V

VCO　Voltage Controlled Oscillator　压控振荡器
VCR　Video Code Recorder　视频编码记录器
VD　Video Disc　视频录像片
VDP　电视唱片
VHD　Video High Density　视频高密度
V-LSI　Very-LSI　超大规模 IC
V-MOS　V 形槽 MOS 管（功率器件）
VSB　Vestigial Side-Band　残留边带
VTR　Video Tape Recorder　磁带录像机
VU　Volume Unit　音量（单位）

W

W　瓦特（功率）
W　Write　写（存储器）
WD　Write Disable　禁止写

X

X-ray　X 射线

Z

ZNR　压敏电阻

附录 E　集成电路的几种常见的封装形式

1. 扁平封装（A，B 型），如图 E-1 所示。

2. 陶瓷双列直插式封装（C 型），如图 E-2 所示。



图　E-1



图　E-2

3. 塑料双列直插式封装（D 型），如图 E-3 所示。

图　E-3

4. 金属圆壳封装（Y 型），如图 E-4 所示。

5. F 型封装，如图 E-5。



图　E-4



图　E-5

标准分享网 www.bzfxw.com 免费下载

参 考 文 献

1 阎石主编．数字电子技术基础．第3版．北京：高等教育出版社，1994

2 尹雪飞，陈克安．集成电路速查大全．第1版．西安：西安电子科技大学出版社，1997

3 郝鸿安编著．常用数字集成电路应用手册．第1版．北京：人民邮电出版社，1991

4 秦曾煌主编．电工学：下册．第4版．北京：高等教育出版社，1992

5 陈有卿等编著．集成电路妙用巧用300例．第1版．北京：人民邮电出版社，2000

6 瞿德福编著．实用数字电路读图方法．第2版．北京：机械工业出版社，2000

7 方佩敏，张国华编著．最新集成电路应用指南．第1版．北京：电子工业出版社，1996

8 MAXIM新产品数据手册．第四卷．1995

9 欧阳星明主编．数字逻辑学习与解题指南．第1版．武昌：华中科技大学出版社，2001

10 王毓银主编．数字电路逻辑设计．第3版．北京：高等教育出版社，1999

11 王尔乾，梁鹿亭，刘和益等译．TTL集成电路设计和应用手册．第2版．北京：中国计算机技术服务公司北京市半导体二厂，1984

12 赵保经，崔忠勤编．简明集成运算放大器应用手册．第1版．北京：科学出版社，1989

13 陆坤等编著．电子设计技术．第1版．北京：电子科技出版社，1997

14 编写组．实用电子电路手册．第1版．北京：高等教育出版社，1990

15 何立民编著．单片机应用系统设计．第4版．北京：北京航空航天大学出版社，1994

16 徐乐喜，李勇帆编著．最新GSM手册电路分析与故障检修．第1版．北京：人民邮电出版社，2001

17 张光伟编著．时尚数字手册原理与维修．第1版．北京：人民邮电出版社，2001

18 茹庆明编著，精选GSM手机维修教程．第1版．北京：人民邮电出版社，2001

19 董政武编著．怎样看VCD、DVD激光影碟机电路及机械拆卸图．第1版．北京：人民邮电出版社，1998

20 长虹电子集团公司编著、长虹系列VCD、SVCD、DVD原理与维修．第1版．北京：人民邮电出版社，2000

21 张卫平等．现代电子电路原理与设计．第1版．北京：原子能出版社，1997

22 潘新民等．单片微型计算机实用系统设计．第1版．北京：人民邮电出版社，1992

23 孙涵芳等．Intel 16位单片机．第1版．北京：北京航空航天大学出版社，1995

24 Xicor 公司用户手册

25 Hayes OP TMA 商用调制解调器用户手册

26 楼铁军等．最新集成电路互换手册．第一版．南昌：江西科学技术出版社，1997

27 全国集成电路标准化委员会．GB3432 半导体集成电路TTL电路系列品种．北京：中国标准出版社，1988

28 电气制图及图形符号国家标准汇编．北京：中国标准出版社，1990

TN4
Z348

A1033862